

변형 문제 1

문제

74164 시프트 레지스터를 이용해서, 최근 6개의 입력이 순서대로 '1, 0, 1, 0, 1, 0' 패턴으로 들어왔을 때 출력이 1이 되고, 그 외의 경우에는 출력이 0이 되는 디지털 시스템을 설계하시오.

풀이

1단계: 시프트 레지스터 출력의 상태 정의

74164 시프트 레지스터는 입력된 데이터가 클럭에 맞춰 Q_A 에서 Q_H 방향으로 순차적으로 이동합니다.

가장 최근에 입력된 비트가 Q_A 에 위치하고, 그 이전에 입력된 비트들이 순서대로 Q_B, Q_C, Q_D, Q_E, Q_F 에 저장됩니다.

따라서 최근 6개의 입력 패턴이 시간 순서대로 '1 → 0 → 1 → 0 → 1 → 0'으로 들어왔다면, 현재 레지스터의 각 출력단 상태는 다음과 같아야 합니다.

$$Q_A = 0$$

$$Q_B = 1$$

$$Q_C = 0$$

$$Q_D = 1$$

$$Q_E = 0$$

$$Q_F = 1$$

2단계: 조합논리 회로 설계 및 최종 출력 구성

지정된 패턴이 완성되었을 때만 최종 출력 $Y = 1$ 이 되어야 하므로, 1의 값을 가지는 단자는 그대로 AND 게이트에 연결하고 0의 값을 가지는 단자는 NOT 게이트(인버터)를 거쳐 AND 게이트에 연결합니다.

따라서 최종 출력 Y 의 부울 대수식은 다음과 같이 유도됩니다.

$$Y = \overline{Q_A} \cdot Q_B \cdot \overline{Q_C} \cdot Q_D \cdot \overline{Q_E} \cdot Q_F$$

이 조건에 맞춰 74164의 $Q_A \sim Q_F$ 출력을 NOT 게이트와 6입력 AND 게이트(또는 NAND와 인버터 조합)로 연결하면 시스템 설계가 완료됩니다.

변형 문제 2

문제

입력이 정확히 5 클럭 동안 연속으로 1을 유지하다가 6번째 클럭에서 0으로 떨어지는 순간에만 출력이 1이 되는 시스템을 설계하시오. 조합논리 블록 이외에도 다음 중 하나를 선택하여 설계할 수 있다.

- a. 하나의 3비트 카운터
- b. 하나의 8비트 시프트 레지스터

풀이 (b. 하나의 8비트 시프트 레지스터를 선택하여 설계)

1단계: 타깃 패턴 분석

5 클럭 동안 연속으로 1이 들어오고 이어서 0이 들어오는 순간을 포착해야 합니다.

가장 최근 입력이 0이고, 그 직전 5개의 입력이 모두 1인 상태를 의미합니다.

이를 시프트 레지스터의 출력 단자 Q_A (가장 최근)부터 순서대로 매칭하면 다음과 같은 6비트 데이터 패턴이 됩니다.

$$Q_A = 0$$

$$Q_B = 1, \quad Q_C = 1, \quad Q_D = 1, \quad Q_E = 1, \quad Q_F = 1$$

2단계: 조합논리 회로 연결

위의 조건을 만족할 때만 출력 $Z = 1$ 이 되도록 조합논리를 구성합니다.

0인 비트(Q_A)는 반전시키고, 1인 비트들($Q_B \sim Q_F$)은 그대로 AND 연산을 수행합니다.

$$Z = \overline{Q_A} \cdot Q_B \cdot Q_C \cdot Q_D \cdot Q_E \cdot Q_F$$

8비트 시프트 레지스터의 상위 6개 출력($Q_A \sim Q_F$)을 이 논리식에 맞게 AND 게이트 롤로 묶어주면 5연속 1 이후 0이 되는 타이밍을 정확히 검출할 수 있습니다.

변형 문제 3

문제

최근 4개의 입력 중에서 연속 여부와 상관없이 '1'의 개수가 홀수 개(1개 또는 3개)일 때 출력이 1이 되는 시스템의 블록도를 보이시오. 상태표나 상태도는 보일 필요가 없으며, D 플립플롭과 게이트를 사용할 수 있다.

1단계: 입력 데이터의 저장 (시프트 레지스터 구성)

최근 4개의 입력을 실시간으로 유지하기 위해 4개의 D 플립플롭($DFF_0, DFF_1, DFF_2, DFF_3$)을 직렬로 연결하여 4비트 시프트 레지스터를 구성합니다.

- 공통 클럭 신호(CLK)가 모든 플립플롭에 연결됩니다.
- 외부 입력 X 는 첫 번째 플립플롭의 입력 D_0 로 들어갑니다.
- 각 플립플롭의 출력은 다음 플립플롭의 입력으로 연결됩니다 ($Q_0 \rightarrow D_1, Q_1 \rightarrow D_2, Q_2 \rightarrow D_3$). 이로 인해 Q_0, Q_1, Q_2, Q_3 는 최근 4개의 입력 값을 저장하게 됩니다.

2단계: 홀수 개 판별 논리 (XOR 트리 구성)

디지털 논리에서 입력 값들 중 '1'의 개수가 홀수 개인지 판별하는 가장 효율적인 게이트는 XOR(배타적 논리합) 게이트입니다. XOR 연산은 입력 중 1의 개수가 홀수 개일 때만 최종 출력이 1이 되는 특성을 가집니다. 따라서 4개 플립플롭의 출력 Q_0, Q_1, Q_2, Q_3 을 다음과 같이 XOR 트리로 연결합니다.

$$Z = Q_0 \oplus Q_1 \oplus Q_2 \oplus Q_3$$

3단계: 블록도 구성 기술

- **입력부:** 외부 입력 $X \rightarrow [D_0 - Q_0] \rightarrow [D_1 - Q_1] \rightarrow [D_2 - Q_2] \rightarrow [D_3 - Q_3]$ (4단 직렬 D-FF 구조)
- **연산 및 출력부:** 1. Q_0 와 Q_1 을 첫 번째 2입력 XOR 게이트의 입력으로 연결 $\rightarrow$ 출력 W_1
2. Q_2 와 Q_3 를 두 번째 2입력 XOR 게이트의 입력으로 연결 $\rightarrow$ 출력 W_2
3. W_1 과 W_2 를 세 번째 2입력 XOR 게이트의 입력으로 연결 $\rightarrow$ 최종 출력 Z