

[유형 1] 74164 시프트 레지스터를 이용한 패턴 감지 회로

문제:PIM(Processing-in-Memory) 아키텍처의 데이터 병목 현상을 방지하기 위해 버스 패킷을 모니터링하는 모듈을 설계하려고 한다. 74164 시프트 레지스터(8비트 직렬 입력/병렬 출력) 2개를 이용하여, 최근 10개의 데이터 버스 직렬 입력 중 가장 최근에 입력된 2개의 데이터는 '1'이고 그 이전에 입력된 8개의 데이터는 '0'일 때만 출력 Z가 1을 반환하는 시스템을 설계하라. (시스템의 논리식과 칩 간의 연결 방식을 명확히 서술할 것.)

정답 및 해설:

레지스터 연결 방식:총 10비트의 과거 입력을 추적해야 하므로 74164 두 개(U1, U2)를 직렬로 연결(캐스케이드)해야 합니다. 현재 데이터 입력 X는 첫 번째 레지스터 U1의 직렬 입력(A, B 핀 묶음)에 연결합니다. U1의 마지막 출력 핀 QH는 두 번째 레지스터 U2의 직렬 입력에 연결하여 비트가 넘어가도록 구성합니다.

비트 할당:


가장 최근 2개의 데이터: 현재 입력 X 및 1클럭 지연된

U1의 QA 이전 8개의 데이터: U1의 QB ~ QH (7개), U2의 QA (1개)

논리식 구성:최근 2개는 '1', 과거 8개는 '0'이어야 하므로 출력 Z의 논리식은 다음과 같습니다.

$$Z = X \cdot Q1A \cdot Q1B' \cdot Q1C' \cdot Q1D' \cdot Q1E' \cdot Q1F' \cdot Q1G' \cdot Q1H' \cdot Q2A'$$

회로도 구성:X와 Q1A는 그대로, 나머지 8개의 출력은 NOT 게이트를 통과시킨 후 하나의 다입력 AND 게이트에 연결합니다.



[유형 2] 카운터 및 시프트 레지스터를 이용한 정확한 지속 시간 감지

문제: Unreal Engine 기반의 액션 게임 로직 컨트롤러에서, 플레이어가 '방어' 키(입력 $X=1$)를 정확히 6 클럭 주기 동안 누르고 있다가 떼는 순간에만 '완벽한 회피(Perfect Dodge)' 신호(출력 $Z=1$)가 발생해야 한다. 방어 키 입력 X 가 정확히 6 클럭 동안 '1'을 유지하다가 0으로 떨어지는 시점(현재 $X=0$)에만 $Z=1$ 이 되는 시스템을 설계하라. 조합 논리 블록 이외에 다음 두 가지 방법을 각각 사용하여 블록도 구성과 논리식을 설명하라.

- (a) 하나의 4비트 동기식 카운터 이용
- (b) 하나의 8비트 시프트 레지스터(74164) 이용


정답 및 해설:

방법 (a): 4비트 동기식 카운터 이용

동작 원리: $X=1$ 일 때 카운터를 활성화(Count Enable)하고, $X=0$ 일 때 카운터를 초기화(Clear)합니다. 정확히 6 클럭 동안 $X=1$ 이었다면, X 가 0으로 떨어지는 현재 클럭 시점에서 카운터의 값은 6(0110(2))을 가리키고 있어야 합니다.

논리식: 카운터의 출력을 MSB부터 Q_3, Q_2, Q_1, Q_0 라고 할 때, 출력 Z 는 다음과 같습니다.


$$Z = X' \cdot Q_3' \cdot Q_2 \cdot Q_1 \cdot Q_0'$$



방법 (b): 8비트 시프트 레지스터(74164) 이용

동작 원리: 시프트 레지스터는 매 클럭마다 입력 상태를 밀어냅니다. 정확히 6 클럭 유지 후 해제된 상태라면, 현재 입력은 0이고 가장 최근 8번의 입력 이력이 1, 1, 1, 1, 1, 1, 0 상태여야 합니다.

논리식: 시프트 레지스터의 출력을 $Q_A \sim Q_H$ 라고 할 때, $Q_A \sim Q_F$ 는 '1'이고 Q_G 는 '0'이어야 합니다. $Z = X' \cdot Q_A \cdot Q_B \cdot Q_C \cdot Q_D \cdot Q_E \cdot Q_F \cdot Q_G'$



[유형 3] 슬라이딩 윈도우 기반 다수결 논리 회로 설계

문제:신경망 처리 장치(NPU)의 다수결 필터 블록을 분석하기 위한 회로를 작성하려고 한다. 최근 4개의 입력(현재 클럭의 입력 X 포함) 중에서 적어도 3개의 입력이 '1'일 때 출력 Z가 1이 되는 시스템의 블록도를 설계하라. (상태표나 상태도는 생략하고, D 플립플롭과 기본 게이트만을 사용할 것.)

정답 및 해설:

메모리 소자 구성:과거 3개의 입력 이력을 저장하기 위해 3개의 D 플립플롭을 직렬(시프트 레지스터 형태)로 연결합니다.

입력 X → 플립플롭 1 (출력 Q1)

출력 Q1 → 플립플롭 2 (출력 Q2)

출력 Q2 → 플립플롭 3 (출력 Q3)

조합 논리 구성:총 4개의 변수(X, Q1, Q2, Q3) 중에서 3개 이상이 '1'이 되는 경우는, 4개의 변수 중 임의의 3개가 모두 1이거나 4개 모두 1인 경우입니다.

최종 논리식 및 블록도 묘사:부울 대수식으로 표현하면 다음과 같습니다.

$$Z = (X \cdot Q1 \cdot Q2) + (X \cdot Q1 \cdot Q3) + (X \cdot Q2 \cdot Q3) + (Q1 \cdot Q2 \cdot Q3)$$

(※ $X \cdot Q1 \cdot Q2 \cdot Q3$ 항은 위 식에 이미 흡수되므로 추가할 필요가 없습니다.)

