VHDL Assignment-1: NOT Gate

2024043545 김예준

Requirements:

Write the NOT gate VHDL code.
Import and simulate it in Logisim-evolution.
Verify:
a = 0 → y = 1
a = 1 → y = 0
Take screenshots of the Logisim simulation results.
Prepare a PDF report including your VHDL code, circuit, simulation screenshots, and a brief explanation of the results.

1. VHDL code


```vhdl
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;

entity not_gate is
    port (
        a : in  STD_LOGIC;
        y : out STD_LOGIC
    );
end not_gate;


architecture Behavioral of not_gate is
begin
    y <= not a;
end Behavioral;

```


2. basic circuit



3. a = 0 -> y = 1



4. a = 1 -> y = 0



RESULTS

- 목적: VHDL로 NOT 게이트를 작성하고 Logisim-evolution에서 시뮬레이션하여 입력 반전에 따른 출력 동작을 확인한다.

- 회로 구성: 입력 핀 a를 VHDL 블록의 입력에 연결하고, 블록의 출력 y를 출력 핀에 연결한다.

- 동작 설명: y <= not a;를 통해 입력 신호를 반전하여 출력한다.

실제 시험에서 정상 결과를 확인하였고 입력 0일 때 출력 1, 입력 1일 때 출력 0이 관찰되었으며 NOT 게이트의 진리표와 일치했다.