

# SHANGHAI JIAO TONG UNIVERSITY

# 计算机系统结构实验报告lab1

姓名:张卫鸣学号:520021911141专业:计算机科学与技术

2022 年 3 月 15 日

# 计算机系统结构实验1ab1

# 目录

- 计算机系统结构实验1ab1
- 一、实验概述
- (一) 实验名称
- (二) 实验目的
- 二、实验描述
- (一) LED流水灯部件描述
- (二) LED流水灯代码实现
- (三) 仿真结果分析与改进
- 三、实验心得
- 四、参考资料

### 一、实验概述

#### (一) 实验名称

FPGA基础实验: LED Flow Water Light

#### (二) 实验目的

- 1. 掌握Xilinx逻辑设计工具Vivado的基本操作
- 2. 掌握使用Verilog HDL进行简单的逻辑设计
- 3. 掌握功能仿真
- 4. 使用1/0 Planing 添加管脚约束
- 5. 生成Bitstream文件
- 6. 上板验证

# 二、实验描述

#### (一) LED流水灯部件描述

本次实验需要实现LED流水灯这样一个FPGA部件。在这里我们采用8位二进制编码表示LED灯,于是我们可以使用左移操作进行LED的切换。点亮LED灯由我们设置的计数器记录时钟周期数目来控制转换LED灯的情况。

### (二) LED流水灯代码实现

### 1. 流水灯代码实现

我们设定计数器cnt\_reg来记录时钟周期数目,用8位二进制编码light\_reg来表示8位LED灯。

同时我们用reset信号来控制计数器的清零,从而实现将LED灯的状态回归初始状态。

实现代码如下:

```
module flowing_light(
input clock,
input reset,
output [7:0] led
);
reg[23:0]cnt_reg;
```

```
7
         reg[7:0]light_reg;
 8
 9
         always @ (posedge clock)
10
              begin
11
                  if(reset)
12
                       cnt_reg<=0;</pre>
13
                  else
14
                       cnt_reg<=cnt_reg+1;</pre>
15
              end
         always @ (posedge clock)
16
17
              begin
18
                  if(reset)
19
                       light_reg<=8'h01;</pre>
                  else if(cnt_reg==24'hffffff)
20
21
                       begin
22
                            if(light_reg==8'h80)
23
                                light_reg<=8'h01;</pre>
24
                            else
25
                                light reg<=light reg<<1;</pre>
                       end
26
27
              end
28
         assign led=light req;
29
    endmodule
```

在上面的程序中,当cnt\_reg达到我们设定的最大值时,我们进行LED灯的切换,同时将计数器重置为0。当reset信号为1时,LED设为初始状态。


#### 2. 仿真测试代码

仿真激励文件代码如下:

```
module flowing_light_tb(
 1
 2
        );
 3
    reg clock;
 4
    reg reset;
    wire [7:0] led;
 6
 7
    flowing_light u0(
 8
          .clock(clock),
 9
          .reset(reset),
10
         .led(led));
11
    parameter PERIOD=10;
12
    always #(PERIOD*2) clock=!clock;
    initial begin
13
14
        clock=1'b0;
15
        reset=1'b0;
        #(PERIOD*2) reset=1'b1;
16
17
        #(PERIOD*4) reset=1'b0;
```

#### (三) 仿真结果分析与改进

#### 1. 仿真波形



通过软件仿真,我们可以看到我们模拟的LED流水灯的测试情况,测试结果如图1所示。

我们发现,在很长一段时间内,LED流水灯都停留在初始状态。在分析代码的结构发现,是由于我们cnt\_reg的观测周期过长导致。于是我们需要对计数器的最大值进行修改。


#### 2. 代码修改测试

在这里我们把cnt\_reg改成2位:

```
1
    module flowing light(
2
        input clock,
 3
        input reset,
        output [7:0] Led
4
5
        );
6
        reg[1:0]cnt_reg;
7
        reg[7:0]light_reg;
8
9
        always @ (posedge clock)
             begin
10
11
                 if(reset)
12
                     cnt_reg<=0;</pre>
```

```
13
                  else
14
                       cnt_reg<=cnt_reg+1;</pre>
15
              end
         always @ (posedge clock)
16
17
              begin
18
                  if(reset)
19
                       light_reg<=8'h01;</pre>
                  else if(cnt_reg==2'b11)
20
                       begin
21
                            if(light_reg==8'h80)
22
23
                                light_reg<=8'h01;</pre>
24
                            else
25
                                light_reg<=light_reg<<1;</pre>
26
                       end
27
              end
28
         assign led=light_reg;
29
    endmodule
```

同样进行仿真我们得到波形如图2:



从图2可以看出,我们完成了LED流水灯的功能实现,仿真结果正确。

## 三、实验心得

这是本系列实验课的第一个实验,我成功实现了FPGA中LED流水灯这一基础部件的设计与仿真。我认为这是一个很好的对于Verilog语言和Vivado工具的入门,通过这个实验,我初步了解了Verilog的一些基本语法和基本程序设计的方法。

本次实验较有启发性的部分是修改实验指导书中的示例代码从而得到流水灯的正确实现,在这里需要我们对代码进行阅读与分析,了解各个变量具体是如何运作的,最后正确改计时器的上限从而实现正确仿真。

本次实验也初步了解了仿真验证的一些操作,为后面的实验打了一定的基础。

四、参考资料

2022计算机系统结构实验指导书lab1