

SHANGHAI JIAO TONG UNIVERSITY

计算机系统结构实验报告lab3

姓名:张卫鸣学号:520021911141专业:计算机科学与技术

2022 年 3 月 22 日

计算机系统结构实验1ab3

目录

- 计算机系统结构实验1ab3
- 一、实验概述
- (一) 实验名称
- (二) 实验目的
- 二、实验描述
- (一) 主控制单元模块Ctr
- (二) ALU控制单元模块ALUCtr
- (三) ALU模块
- 三、实验心得
- 四、参考资料

一、实验概述

(一) 实验名称

简单的类MIPS单周期处理器功能部件的设计与实现(一)

(二) 实验目的

- 1. 理解主控制部件或单元、ALU控制器单元、ALU单元的原理
- 2. 熟悉所需的MIPS指令集
- 3. 使用Verilog设计与实现主控制器部件(Ctr)
- 4. 使用Verilog设计与实现ALU控制器部件(ALUCtr)
- 5. ALU功能部件的实现
- 6. 使用Vivado进行功能模块的行为仿真

二、实验描述

(一) 主控制单元模块Ctr

1. Ctr模块描述

主控制单元 (Ctr) 的输入为指令的opCode字段,操作码经过Ctr, ALUCtr, Data Memory, Registers, Muxs等部件输出正确的控制信号。

图1是MIPS指令的三种基本格式,我们的输入取指令的最高六位。

| R | opcode | | | rs | | | rt | | | rd | sha | mt | | funct | |
|---|--------|----|---------|----|----|----|----|----|----|----|------|-------|---|-------|---|
| | 31 | 26 | 25 | | 21 | 20 | | 16 | 15 | 11 | 10 | 6 | 5 | | 0 |
| 1 | opcode | | | rs | | | rt | | | | imme | diate | | | |
| | 31 | 26 | 25 | | 21 | 20 | | 16 | 15 | | | | | | 0 |
| J | opcode | | address | | | | | | | | | | | | |
| | 31 | 26 | 25 | | | | | | | | | | | | 0 |

本实验中,主控制单元模块可以识别R型指令、lw、sw、beq、jump指令并输出对应的控制信号。主控制单元产生的各种控制信号和opCode段的对应方式如表1所示。

| 0pcode指令 | 000000 (R) | 100011(Iw) | 101011(sw) | 000100 (beq) | 000010(j) |
|----------|------------|------------|------------|--------------|-----------|
| regDst | 1 | 0 | 0 | 0 | 0 |
| aluSrc | 0 | 1 | 1 | 0 | 0 |
| memToReg | 0 | 1 | 0 | 0 | 0 |
| regWrite | 1 | 1 | 0 | 0 | 0 |
| memRead | 0 | 1 | 0 | 0 | 0 |
| memWrite | 0 | 0 | 1 | 0 | 0 |
| branch | 0 | 0 | 0 | 1 | 0 |
| alu0p | 10 | 00 | 00 | 01 | 00 |
| jump | 0 | 0 | 0 | 0 | 1 |

表1

2. Ctr模块代码

利用case语句将opCode分成R-type、lw、sw、beq、jump五类,根据真值表解码并输出相关控制信号。以下列出实现代码:

```
module Ctr(
 1
 2
        input [5:0] opCode,
 3
        output regDst,
 4
        output aluSrc,
 5
        output memToReg,
 6
        output regWrite,
 7
        output memRead,
 8
        output memWrite,
 9
        output branch,
10
        output [1:0] aluOp,
        output jump
11
12
        );
13
        reg RegDst;
14
        reg ALUSrc;
        reg MemToReg;
15
        reg RegWrite;
16
17
        reg MemRead;
18
        reg MemWrite;
19
        reg Branch;
20
        reg [1:0] ALUOp;
        reg Jump;
21
22
23
        always @(opCode)
24
        begin
            case(opCode)
25
                6'b000000:
                                 //R型指令
26
27
                 begin
28
                     RegDst=1;
```

```
29
                     ALUSrc=0;
30
                     MemToReg=0;
31
                     RegWrite=1;
32
                     MemRead=0;
33
                     MemWrite=0;
34
                     Branch=0;
35
                     ALUOp=2'b10;
36
                     Jump=0;
37
                 end
                 6'b100011:
38
                                  //lw
39
                 begin
                     RegDst=0;
40
                     ALUSrc=1;
41
42
                     MemToReg=1;
43
                     RegWrite=1;
44
                     MemRead=1;
45
                     MemWrite=0;
46
                     Branch=0;
                     ALUOp=2'b00;
47
48
                     Jump=0;
49
                 end
50
                 6'b101011:
                                  //sw
                 begin
51
                     RegDst=0;
52
53
                     ALUSrc=1;
54
                     MemToReg=0;
55
                     RegWrite=0;
56
                     MemRead=0;
57
                     MemWrite=1;
                     Branch=0;
58
59
                     ALUOp=2'b00;
60
                     Jump=0;
61
                 end
                 6'b000100:
62
                                     //beq
63
                 begin
                     RegDst=0;
64
65
                     ALUSrc=0;
66
                     MemToReg=0;
67
                     RegWrite=0;
                     MemRead=0;
68
                     MemWrite=0;
69
70
                     Branch=1;
71
                     ALUOp=2'b01;
72
                     Jump=0;
73
                 end
74
                 6'b000010:
                                     //jump
75
                 begin
                     RegDst=0;
76
```

```
77
                      ALUSrc=0;
 78
                      MemToReg=0;
 79
                      RegWrite=0;
 80
                      MemRead=0;
 81
                      MemWrite=0;
 82
                      Branch=0;
                      ALUOp=2'b00;
 83
 84
                      Jump=1;
 85
                  end
 86
                  default:
                  begin
 87
 88
                      RegDst=0;
 89
                      ALUSrc=0;
 90
                      MemToReg=0;
 91
                      RegWrite=0;
 92
                      MemRead=0;
 93
                      MemWrite=0;
 94
                      Branch=0;
                      ALUOp=2'b00;
 95
 96
                      Jump=0;
 97
                  end
 98
              endcase
 99
         end
100
101
         assign regDst=RegDst;
         assign aluSrc=ALUSrc;
102
103
         assign memToReg=MemToReg;
104
         assign regWrite=RegWrite;
         assign memRead=MemRead;
105
         assign memWrite=MemWrite;
106
107
         assign branch=Branch;
108
         assign aluOp=ALUOp;
         assign jump=Jump;
109
     endmodule
110
```


3. 仿真测试代码

```
module Ctr_tb(
1
2
        );
 3
        reg [5:0] OpCode;
4
        wire RegDst;
5
        wire ALUSrc;
        wire MemToReg;
6
7
        wire RegWrite;
8
        wire MemRead;
9
        wire MemWrite;
10
        wire Branch;
11
        wire [1:0] ALUOp;
```

```
12
        wire Jump;
13
        Ctr u(.opCode(OpCode),
14
               .regDst(RegDst),
15
               .aluSrc(ALUSrc),
16
               .memToReg(MemToReg),
17
               .regWrite(RegWrite),
18
               .memRead(MemRead),
               .memWrite(MemWrite),
19
20
               .branch(Branch),
21
               .aluOp(ALUOp),
22
               .jump(Jump)
23
        );
24
        initial begin
25
             OpCode=0;
26
             #100;
27
             #100 OpCode=6'b000000;
28
             #100 OpCode=6'b100011;
29
             #100 OpCode=6'b101011;
             #100 OpCode=6'b000100;
30
             #100 OpCode=6'b000010;
31
             #100 OpCode=6'b111111;
32
33
        end
    endmodule
34
```

4. 仿真波形

仿真出来的波形如图2所示:



从仿真波形图中可以看出,主控制器正确产生了所有控制信号,对于其他 指令采取了置零的操作。

(二) ALU控制单元模块ALUCtr

1. ALUCtr模块描述

ALU的控制单元模块(ALUCtr)根据主控制器(Ctr)输出的ALUOp来判断指令类型,结合ALUOp和Funct输出对应的ALU Control信号。

ALU Control (即aluCtrOut[3:0]) 的值与ALU操作的对应关系如下表所示:

| ALU Control | Function |
|-------------|------------------|
| 0000 | AND |
| 0001 | OR |
| 0010 | ADD |
| 0110 | SUB |
| 0111 | set on less than |
| 1100 | NOR |

表2

进一步,我们把Funct,ALUOp与ALU Control的编码关系转化为输入输出真值表,如表3所示:

| ALU0p | Funct | Operation |
|-------|--------|-----------|
| 00 | XXXXXX | 0010 |
| X1 | XXXXXX | 0110 |
| 1X | XX0000 | 0010 |
| 1X | XX0010 | 0110 |
| 1X | XX0100 | 0000 |
| 1X | XX0101 | 0001 |
| 1X | XX1010 | 0111 |

表3

2. ALUCtr模块代码

利用casex语句实现输入输出功能,并按照真值表赋值,具体代码如下:

```
1 module ALUCtr(
2    input [1:0] aluOp,
3    input [5:0] funct,
4    output [3:0] aluCtrOut
5    );
6    reg [3:0] ALUCtrOut;
```


```
7
        always @ (aluOp or funct)
 8
        begin
 9
            casex({aluOp,funct})
10
                8'b00xxxxxx:
                                 //add
11
                     ALUCtrOut = 4'b0010;
12
                 8'b01xxxxxx:
                                 //sub
13
                     ALUCtrOut = 4'b0110;
14
                 8'b1xxx0000:
                                 //add
                     ALUCtrOut = 4'b0010;
15
                 8'b1xxx0010:
16
                                 //sub
17
                     ALUCtrOut = 4'b0110;
18
                 8'b1xxx0100:
                                 //and
19
                     ALUCtrOut = 4'b0000;
20
                 8'b1xxx0101:
                                 //or
21
                     ALUCtrOut = 4'b0001;
22
                 8'b1xxx1010:
                                 //set on less than
23
                     ALUCtrOut = 4'b0111;
24
            endcase
25
        end
        assign aluCtrOut=ALUCtrOut;
26
27
    endmodule
```

3. ALUCtr仿真测试代码

```
module ALUCtr_tb(
 1
 2
 3
        );
 4
        reg [1:0] ALUOp;
 5
        reg [5:0] Funct;
 6
        wire [3:0] ALUCtrOut;
 7
        ALUCtr u0(.aluOp(ALUOp),
 8
                   .funct(Funct),
                   .aluCtrOut(ALUCtrOut)
 9
10
        );
        initial begin
11
12
             ALUOp=0;
13
             Funct=0;
14
             #100;
15
             ALUOp=2'b00;
16
             Funct=6'bxxxxxx;
17
             #100;
             ALUOp=2'b01;
18
19
             Funct=6'bxxxxxx;
20
             #100;
21
             ALUOp=2'b1x;
22
             Funct=6'bxx0000;
23
             #100;
24
             ALUOp=2'b1x;
```

```
25
             Funct=6'bxx0010;
26
             #100;
27
             ALUOp=2'b1x;
             Funct=6'bxx0100;
28
29
             #100;
30
             ALUOp=2'b1x;
31
             Funct=6'bxx0101;
32
             #100;
             ALUOp=2'b1x;
33
             Funct=6'bxx1010;
34
             #100;
35
36
        end
37
    endmodule
```

4. 仿真波形



在仿真激励文件中,我们对加法指令、减法指令、逻辑与指令、逻辑或指令、小于时置位指令、1w指令、beq指令等都进行了验证。如图所示,能够产生正确的ALUCtrOut控制信号。

(三) ALU模块

1. ALU模块描述

根据ALUCtr的输出信号,ALU对两个输入执行对应的操作。ALURes为计算后输出的结果。若减法操作ALURes的结果0时,Zero信号的输出为1。

2. ALU模块代码

仍然使用case语句,根据aluCtr不同的值对两个操作数选择进行不同的操作。Zero的值用于进行branch条件的判断。

实现代码如下:

```
1 module ALU(
2 input [31:0] input1,
```


```
3
        input [31:0] input2,
 4
        input [3:0] aluCtr,
 5
        output zero,
 6
        output [31:0] aluRes
 7
        );
 8
        reg Zero;
 9
        reg [31:0] ALURes;
        always @ (input1 or input2 or aluCtr)
10
        begin
11
12
            case(aluCtr)
13
                 4'b0000:
14
                     ALURes=input1&input2;
15
                 4'b0001:
                     ALURes=input1|input2;
16
17
                 4'b0010:
                     ALURes=input1+input2;
18
19
                 4'b0110:
20
                     ALURes=input1-input2;
21
                 4'b0111:
                     ALURes=($signed(input1)<$signed(input2));</pre>
22
23
                 4'b1100:
24
                     ALURes=~(input1|input2);
25
                 default:
26
                     ALURes=0;
27
            endcase
            if(ALURes==0)
28
29
                 Zero=1;
30
            else
31
                 Zero=0;
32
        end
33
        assign zero=Zero;
34
        assign aluRes=ALURes;
    endmodule
35
```

3. ALU仿真测试代码

```
1
    module ALU_tb(
2
 3
        );
4
        wire [31:0] ALURes;
5
        reg [31:0] Input1;
        reg [31:0] Input2;
6
7
        reg [3:0] ALUCtr;
8
        wire Zero;
9
        ALU uu(.input1(Input1),
               .input2(Input2),
10
11
               .aluCtr(ALUCtr),
12
               .zero(Zero),
```

```
13
               .aLuRes(ALURes)
14
        );
15
        initial begin
            Input1=0;
16
17
            Input2=0;
18
            ALUCtr=0;
19
            #100;
20
            Input1=15;
21
             Input2=10;
22
            ALUCtr=4'b0000;
23
            #100;
            Input1=15;
24
25
            Input2=10;
26
            ALUCtr=4'b0001;
            #100;
27
28
            Input1=15;
29
            Input2=10;
30
            ALUCtr=4'b0010;
31
            #100;
             Input1=15;
32
33
            Input2=10;
34
            ALUCtr=4'b0110;
35
            #100;
36
            Input1=10;
37
            Input2=15;
38
            ALUCtr=4'b0110;
39
            #100;
40
            Input1=15;
41
            Input2=10;
42
            ALUCtr=4'b0111;
43
            #100;
44
            Input1=10;
45
            Input2=15;
            ALUCtr=4'b0111;
46
47
            #100;
48
            Input1=1;
49
            Input2=1;
50
            ALUCtr=4'b1100;
51
            #100;
            Input1=16;
52
53
            Input2=1;
            ALUCtr=4'b1100;
54
55
        end
    endmodule
56
```

4. 仿真波形



我们在激励文件中对上节提到的各种运算进行了测试。从图中可以发现, ALU的运算严格符合我们的编码,运算结果都是正确的。

三、实验心得

本次实验需要我们自己编写的内容较labl和lab2多了许多,我对于一些基本的verilog语法有了更加具体的认识,在这里本质就是将一些线和自己设置的单元端口连接起来。

在本次实验中,多次用到case语句,这是本次实验的核心操作,实现不同控制的选择。在此过程中对Verilog的分支语句和运算操作都有了更深一步的了解。

我觉得这个实验的设计很巧妙,起了很好的衔接作用,且难度不是很大但能带给我比较多的启示。在这里编码的转换选择很灵活,其中的基本思想值得领会并运用在后期更复杂的指令集中。

四、参考资料

2022计算机系统结构实验指导书1ab3