(19)中华人民共和国国家知识产权局

(12)实用新型专利

(10)授权公告号 CN 201788279 U
(45)授权公告日 2011.04.06

(21)申请号 201020142100.5

(22)申请日 2010.03.23

(73)专利权人 武汉理工大学
地址 430070 湖北省武汉市洪山区珞狮路 122 号
专利权人 武汉南华工业设备工程股份有限公司

(72)发明人 严新平 苗凤林 万剑 初秀民 李朝辉 李龙

(74)专利代理机构 湖北武汉永嘉专利代理有限公司 42102
代理人 孟庆繁

(51)Int.Cl.
G01S 13/93(2006.01)
G01S 7/295(2006.01)
G01S 7/04(2006.01)
G01C 21/00(2006.01)


权利要求书 1 页 说明书 3 页 附图 4 页

(54)实用新型名称

一种内河船舶的数字雷达导航避碰装置

(57)摘要

一种内河船舶的数字雷达导航避碰装置是基于嵌入式处理器以及数字信号处理器的双处理器雷达装置，由集成雷达发射和接收模块的雷达上单元、雷达信号采集与处理模块、雷达信号控制及显示模块（4）和RS422总线组成。雷达上单元通过雷达发射接收机的信号输出端口与雷达信号采集与处理模块相连，通过雷达发射接收机的信号控制口与雷达信号控制及显示模块相连。雷达信号采集与处理模块通过AD转换模块和FPGA逻辑控制器与雷达上单元相连，并且通过HPI接口与雷达信号控制及显示模块相连。雷达上单元和雷达信号控制及显示模块通过RS-422总线相连。具有功能全、成本低、稳定性高、精度高、易操作等优点，适用于内河船舶的导航避碰。



CN 201788279 U

1. 一种内河船舶的数字雷达导航避碰装置，其特征在于：是基于嵌入式处理器以及数字信号处理器的双处理器雷达装置，由集成雷达发射和接收模块的雷达上单元 (2)，雷达信号采集与处理模块 (3)、雷达信号控制及显示模块 (4) 和 RS422 总线 (9) 组成；雷达上单元 (2) 通过雷达发射接收机 (13) 的信号输出端口与雷达信号采集与处理模块 (3) 相连，通过雷达发射接收机 (13) 的信号控制口与雷达信号控制及显示模块 (4) 相连；雷达信号采集与处理模块 (3) 通过 AD 转换模块 (5) 和 FPGA 逻辑控制器 (6) 与雷达上单元 (2) 相连，并且通过 HPI 接口 (11) 与雷达信号控制及显示模块 (4) 相连；雷达上单元 (2) 和雷达信号控制及显示模块 (4) 通过 RS-422 总线 (9) 相连。

2. 根据权利要求 1 所述的一种内河船舶的数字雷达导航避碰装置，其特征在于：所述的雷达上单元 (2)，包括雷达天线 (12) 和雷达发射接收机 (13)，雷达发射接收机 (13) 与雷达天线 (12) 相连，并通过 RS422 总线 (9) 与 ARM9 处理器 (8) 相连。

3. 根据权利要求 1 或 2 所述的一种内河船舶的数字雷达导航避碰装置，其特征在于：所述的雷达信号采集与处理模块 (3)，包括 AD 转换模块 (5)、FPGA 逻辑控制器 (6)、DSP 处理器 (7)、SDRAM(10)；AD 转换模块 (5) 分别与雷达发射接收机 (13) 和 FPGA 逻辑控制器 (6) 相连，DSP 处理器 (7) 分别与 FPGA 逻辑控制器 (6) 和 SDRAM(10) 相连，并通过 HPI 接口 (11) 与 ARM9 处理器 (8) 相连。

4. 根据权利要求 3 所述的一种内河船舶的数字雷达导航避碰装置，其特征在于：所述的雷达信号控制及显示模块 (4)，包括 ARM9 处理器 (8)、HPI 接口 (11)、LCD(14)；ARM9 处理器 (8) 通过 RS422 总线 (9) 与雷达发射接收机 (13) 相连，通过 HPI 接口 (11) 与 DSP 处理器 (7) 相连，并与 LCD(14) 相连。

一种内河船舶的数字雷达导航避碰装置

技术领域

[0001] 本实用新型涉及一种雷达导航避碰装置。特别是涉及一种基于DSP(DigitalSignal Processing,数字信号处理技术)的内河船舶数字雷达导航避碰装置。

背景技术

[0002] 船舶在内河中航行时,由于航行环境不断在变,驾驶员无法用精确定位的方法导航,只能凭借对浮标、岸标、岸形和岸上建筑物等的视觉粗略地推断周边信息。所以,内河船舶经常面临因丢失船位造成的触礁、搁浅等危险。在这种情况下,雷达凭借其探测距离远、测量精度高等优点,成为内河船舶必要的导航避碰辅助设备。

[0003] 但目前内河船舶上配置的雷达一般是较为简单的模拟雷达,集成度不高,仅有测距和测方位的能力,普遍不具导航避碰的功能。另外由于雷达产品价格昂贵并且操作复杂,部分内河船舶没有安装雷达设备。

发明内容

[0004] 本实用新型的目的是提供一种功能全、成本低、稳定性高、精度高、易操作的内河船舶的数字雷达导航避碰装置

[0005] 本实用新型实现上述目的的技术方案是:本实用新型是一个基于嵌入式处理器以及数字信号处理器的双处理器雷达装置,由集成雷达发射和接收模块的雷达上单元,雷达信号采集与处理模块、雷达信号控制及显示模块和 RS422 总线组成。雷达上单元通过雷达发射接收机的信号输出端口与雷达信号采集与处理模块相连,通过雷达发射接收机的信号控制口与雷达信号控制及显示模块相连,为雷达信号采集与处理模块提供雷达原始信息和接受控制信号,雷达信号采集与处理模块通过 AD 转换模块和 FPGA 逻辑控制器与雷达上单元相连,采集雷达的原始信号,并且通过 HPI 接口与雷达信号控制及显示模块相连,实现视频信号传输,雷达上单元和雷达信号控制及显示模块通过 RS-422 总线相连,控制信号传输。

[0006] 雷达上单元,包括雷达天线和雷达发射接收机,雷达发射接收机与雷达天线相连,并通过 RS422 总线与 ARM9 处理器相连。雷达天线实现雷达无线电脉冲的发射,并接收雷达回波;雷达发射接收机提供雷达的基本原始信息,包括 TI(雷达回波)、VD(视频信号)、ARP(零位信号)、ACP(角度信号)。

[0007] 雷达信号采集与处理模块,包括 AD 转换模块、FPGA 逻辑控制器、DSP 处理器、SDRAM。AD 转换模块分别与雷达发射接收机和 FPGA 逻辑控制器相连;DSP 处理器 7 分别与 FPGA 逻辑控制器 6 和 SDRAM10 相连,并通过 HPI 接口 11 与 ARM9 处理器 8 相连。AD 转换模块 5,用于对雷达视频信号进行模数转换;FPGA 逻辑控制器 6,用于对处理之后的视频信号做 FIFO 缓存;DSP 处理器 7,用于雷达杂波抑制算法和目标识别其根据 FPGA 控制器分频处理之后的雷达回波 TI 同步信号对雷达脉冲进行采样,对每个方向上的雷达脉冲进行数字信号处理。

[0008] 雷达信号控制及显示模块 4，包括 ARM9 处理器 8、HPI 接口 11、LCD 14。ARM9 处理器 8 通过 RS422 总线 9 与雷达发射接收机 13 相连，通过 HPI 接口 11 与 DSP 处理器 7 相连，并与 LCD 14 相连。ARM9 处理器 8，用于控制雷达发射和接受的工作模式，并驱动 LCD14 显示；ARM9 处理器 8 通过 RS-422 总线 9 设置与监控雷达上单元 2 的参数，包括：调谐、转速控制、脉冲宽度、增益大小等参数，从而控制雷达发射和接受的工作模式。

[0009] 本实用新型具有以下特点：

[0010] (1) 成本较 RADAR/ARPA(Automatic Radar Plotting Aid，自动雷达标绘仪）系列产品低；

[0011] (2) 精度大大高于传统模拟雷达，并能利用相邻回波中信号的相关性，识别小目标的微弱信号；

[0012] (3)) 距离、方位信号实现数字化录入和显示。方便操作人员的操作和读取，降低操作失误率；

[0013] (4) 实现对雷达的自适应控制。利用嵌入式控制器调整发射脉冲宽度，增益大小等参数，实现雷达的工作状态的自动控制。

[0014] (5) 多目标进行跟踪，大大增加避碰能力。

[0015] (6) 可扩展其它辅助功能，如打印，航海地图导航等功能。

[0016] 总之，是一种功能全、成本低、稳定性高、精度高、易操作的内河船舶的数字雷达导航避碰装置

[0017] 附图说明

[0018] 图 1 为本实用新型原理框图。

[0019] 图 2 为本实用新型工作流程图。

[0020] 图 3 为本实用新型 DSP 处理器和 ARM9 控制处理器的 HPI 接口连接图。

[0021] 图 4 为本实用新型 AD 转换模块的原理图。

[0022] 图中：2. 雷达上单元，3. 雷达信号采集与处理模块，4. 雷达信号控制及显示模块，5.AD 转换模块，6.FPGA 逻辑控制器，7.DSP 处理器，8.ARM9 控制处理器，9.RS-422 总线，10.SDRAM，11.HPI 接口，12. 天线，13. 雷达发射接收机

[0023] 具体实施方式

[0024] 如图 1 所示，由集成雷达发射和接收的雷达上单元 2，雷达信号采集与处理模块 3、雷达信号控制及显示模块 4 和 RS422 总线 9 组成。雷达上单元 2 通过雷达发射接收机 13 的信号输出端口与雷达信号采集与处理模块 3 相连，通过雷达发射接收机 13 的信号控制口与雷达信号控制及显示模块 4 相连。雷达信号采集与处理模块 3 通过 AD 转换模块 5 和 FPGA 逻辑控制器 6 与雷达上单元 2 相连，并通过 HPI 接口与雷达信号控制及显示模块 4 相连。雷达上单元 2 和雷达信号控制及显示模块 4 通过 RS-422 总线 9 相连。

[0025] 雷达上单元 2，包括雷达天线 12 和雷达发射接收机 13，雷达发射接收机 13 与雷达天线 12 相连，并通过 RS422 总线 9 与 ARM9 处理器 8 相连。

[0026] 雷达信号采集与处理模块 3，包括 AD 转换模块 5、FPGA 逻辑控制器 6、DSP 处理器 7、SDRAM10。AD 转换模块 5 分别与雷达发射接收机 13 和 FPGA 逻辑控制器 6 相连；DSP 处理器 7 分别与 FPGA 逻辑控制器 6 和 SDRAM10 相连，并通过 HPI 接口 11 与 ARM9 处理器 8 相连。AD 转换模块 5 采用带宽为 150MSPS 的 AD976，FPGA 逻辑控制器 6 采用 XILINX 公司的

SPARTAN-3 系列 XC3S400 芯片（40 万门），DSP 处理器 7 采用 TI 公司的 TMS320DM642。

[0027] 雷达信号控制及显示模块 4，包括 ARM9 处理器 8、HPI 接口 11、LCD 14。ARM9 处理器 8 通过 RS422 总线 9 与雷达发射接收机 13 相连，通过 HPI 接口 11 与 DSP 处理器 7 相连，并与 LCD 14 相连。ARM9 处理器 8 采用三星公司 ARM9 系列的 S3C2410

[0028] 如图 2 所示，本实用新型工作过程为：

[0029] 1、系统上电，DSP 加载 HPI-BOOT 代码，初始化 HPI 接口。对 FPGA 初始化，包括：FIFO 清空、写允许、初始化时钟并允许采集。开启 DSP 中断和定时器；

[0030] 2、DSP 唤醒 ARM9，ARM9 重新载入预设参数，并发送算法参数到 DSP，发送完成后置 HPI 中断，DSP 根据该参数值预设杂波抑制等参数，同时 ARM9 通过 RS422 总线发送雷达上单元控制信号；

[0031] 3、DSP 进入主处理任务循环中，同时进行系统的中断处理和主任务处理；

[0032] 4、DSP 主任务中，通过 FPGA 传送的视频和目标信息进行算法处理，包括：自动杂波抑制，目标识别与跟踪，避碰预测，警戒圈报警；

[0033] 5、DSP 的发送任务中，通过 HPI 接口传输数据至 ARM9，ARM9 通过图形界面显示；

[0034] 6、第 3 步到第 6 步循环。



12
13
2
3
VD
ACPI ARPI TI
6
A/D
FPGA
7
5
9
SDRAM
DSP
11
10
HPI
RS422
8
LCD
ARM9
4
14

图 1



系统上电
初始化DSP参数
加载HPI驱动
初始化FPGA状态
ARM9初始化雷达上单元，并预设DSP算法参数
进入主任务循环
自动杂波抑制
是
海浪抑制，自动增益控制
自动雨雪抑制，
否
目标识别与跟踪
是
目标识别处理
否
避碰预测
是
安全避碰处理
否
警戒圈报警
是
报警处理
否
显示任务
LCD显示
否
是否退出系统
是
退出系统

图 2



S3C2410
TMS320DM642
IRQx
nWAIT
nWE
nOE
nGCS6
A[1]
A[3：2]
A[4]
D[31：0]]
HINT
HRDY
HDS2
HDS1
HCS
HHWIL
HCNTL[1:0]
HR/W
HD[31：0]]

图 3




图 4