

叶宗霖

+86 17625673376 | yezoli@std.uestc.edu.cn | [IEEE Homepage](#) | [ORCID](#)

教育经历

电子科技大学 英才实验学校 本科, 微电子, <i>GPA(3.96/4.0)</i>	成都, 四川, 中华人民共和国 <i>Sep. 2018 – Jul. 2022</i>
电子科技大学 集成电路科学与工程学院 博士, 电子科学与技术	成都, 四川, 中华人民共和国 <i>Sep. 2022 – Present</i>

研究兴趣

射频与数模混合集成电路设计: 低噪声小数频率综合器, 高性能振荡器, 非线性动力学, 高速数字电路综合优化, 锁相环自动化设计
数字信号处理: 贝叶斯优化, 自适应滤波器

奖项

集成电路创业创新大赛2023 全国一等奖(唯一企业大奖)
华为杯大学生创芯大赛2025 全国一等奖(同时获得创芯之星)
安其微奖学金 卓越奖
苏州育才奖学金
士兰微奖学金

主要项目

[ISSCC2026]基于谐波混频架构与杂散整形调制器的低杂散分数PLL	2024-2025
• 免校准, 46.1fs抖动, -84.1dBC 整数边界杂散(1.6kHz offset)	
[CICC2026]基于高模式环振的低抖动多相位PLL	2024-2025
• 24fs抖动, 20GHz, 16相位	
[CICC2023,JSSC2024]基于时间放大器的低噪声分数型毫米波PLL	2021-2022
• 数字DTC非线性消除算法	
• Dual-DTC精度提升	
[ISSCC2022,TMTT2023]基于时间放大器的低噪声整数型毫米波PLL	2020-2021
• 一般性锁相环Pull-in能力的动力学分析和量化研究	
[CICC2024,TMTT2025]基于滑动抖动的后台校准分数型倍频程PLL	2022-2023
• 基于滑动抖动的后台DTC增益+非线性校准技术	
• 基于自夹断原理的高线性、低噪声DTC架构	
[TCASII2025]基于谐波混频架构的免校准倍频程环振分数PLL	2023-2024
• 免校准, 倍频程, -80.7dBC 整数边界杂散(1kHz offset)	
[JOS2024]用于4.6GHz原子钟的uHz频率分辨率锁相环	2020-2021
• 基于数字DLL的分数分频Spur消除	
• 可调相位延时1PPS同步器	

IC设计:

具有超过10次流片经验, 包括180nm、65nm、40nm、28nm等CMOS节点。

具有PLL、OSC、ADC、PA、TRX的设计经验。

熟悉数字前后端全流程 (Cadence), 搭建了教研室第一套前后端工具 (包括代码编写、综合、UVM验证、形式化验证、后端、时序验证等)

编程:

熟悉C/C++, Python, Rust, Scala等开发语言, 熟悉Linux开发, 对于QT、ICED等GUI开发具有经验。

精通静电仿真, 基于Rust+Python设计并实现了一款基于BEM场求解的RC抽取工具, 达到了和EMX相比小于1%的误差。

具有超过6年的Slurm高性能计算集群的搭建和维护经验

嵌入式:

具有嵌入式Linux以及基于ARM RISVC Xtensa内核的嵌入式开发经验。

开发了接入visa端口的自动化测试框架和芯片自动化测试程序。

设计开发了网络-SPI调试桥、多通道芯片监控测试套件等工具

其他:

具有大量PCB设计经验, 设计过超过100块PCB。

熟悉热仿真平台, 做过计算单元风道散热的流体+传热仿真。

代表成果

- [1] **Z. Ye**, Y. Sun, L. Hou, Y. Ding, Y. Wen, H. Zhang, X. Geng, Q. Xie, S. Yang, Z. Wang, "A 20-GHz Frequency Synthesizer with Spur-Shaping Modulator Achieving 46.2-fs Jitter and -76.5 dBc Worst-Case Fractional Spur", *ISSCC2026*
- [2] **Z. Ye**, L. Hou, Y. Sun, Y. Ding, Y. Wen, H. Zhang, H. Luo, Y. Yang, C. Zhang, X. Geng, Q. Xie, C. Wang, J. Zhou, Z. Wang, "A 28nm 11.2-to-20-GHz PLL-based 16-Phase Clock Generator with High-Order-Mode Ring Oscillator Achieving 24.3-fs Jitter for 320-Gsps-Sample-Rate Data Converter", *CICC2026*
- [3] **Z. Ye**, X. Geng, Z. Shi, H. Zhang, L. Hou, Q. Xie and Z. Wang, "A 6.8-to-14.4-GHz Fractional-N CPPLL Featuring a Slide-Dithering-Based DTC Nonlinearity Calibration With Self-Clamping DTC Achieving 65.8-dBc Fractional Spur at 1.6-kHz Offset", *TMTT2025*
- [4] **Z. Ye**, H. Zhang, Y. Sun, X. Geng, Q. Xie, S. Yang and Z. Wang, "A 6.8-14.4GHz Calibration-Free Fractional-N RO-Based Harmonic-Mixing Frequency Synthesizer Achieving 80.7dBc Fractional Spur", *TCASII2025*
- [5] **Z. Ye***, X. Geng*, Y. Xiao, Q. Xie and Z. Wang, "A Sub-50-fsrms Jitter Fractional-N CPPLL Based on a Dual-DTC-Assisted Time-Amplifying Phase-Frequency Detector With Cascadable DTC Nonlinearity Compensation Algorithm", *JSSC2024*
- [6] **Z. Ye***, X. Geng*, Z. Shi, H. Zhang, Q. Xie and Z. Wang, "A 6.8-to-14.4GHz Octave-Tuning Fractional-N Charge-Pump PLL with Slide-Dithering-Based Background DTC Nonlinearity Calibration for Near-Integer Fractional Spur Mitigation Achieving 78fs RMS Jitter and -258.6dB FoMT", *CICC2024*
- [7] X. Geng*, **Z. Ye***, Y. Xiao, Q. Xie and Z. Wang, "A 26GHz Fractional-N Charge-Pump PLL Based on A Dual-DTC-Assisted Time-Amplifying-Phase-Frequency Detector Achieving 37.1fs and 45.6fs rms Jitter for Integer-N and Fractional-N Channels", *CICC2023*
- [8] X. Geng, **Z. Ye**, Y. Xiao, Y. Tian, Q. Xie, Z. Wang, "A 25.8-GHz integer-N CPPLL achieving 60-fs rms jitter and robust lock acquisition based on a time-amplifying phase-frequency detector", *TMTT2023*
- [9] X. Geng, Y. Tian, Y. Xiao, **Z. Ye**, Q. Xie, Z. Wang, "A 25.8GHz Integer-N PLL With Time-Amplifying Phase-Frequency Detector Achieving 60fsrms Jitter, -252.8dB FoMJ, and Robust Lock Acquisition Performance", *ISSCC2022*
- [10] H. Heng, L. Jia, **Z. Ye**, K. Wang, Q. Xie, J. Zhou, Z. Wang, "A Broadband Digital Power Amplifier With 1-dB Psat Bandwidth of 5.5–9.5 GHz", *MWCL2024*
- [11] H. Zhang, X. Geng, **Z. Ye**, K. Wang, Q. Xie, Z. Wang, "A frequency servo SoC with output power stabilization loop technology for miniaturized atomic clocks", *JOS2024*
- [12] Z. Zhang, Z. Zhao, **Z. Ye**, K. Wang, Q. Xie, Z. Wang, "A compact lumped-element two-way differential to single-ended Wilkinson power combiner with embedded impedance transformation", *MOTL2023*