PORTFOLIO · HBM DIGITAL DESIGN (RTL DESIGN)

High Speed Link Lite

HBM Base Die Digital Link Slice — Spec · Architecture · RTL · Verification · PD Guide

지원 직무	SK hynix · HBM Digital Design (RTL Design)
지원자	권용현 · 010-6408-8646
저장소	`github.com/yhkwon-git/High_Speed_Link_Lite` · commit `4feb39f` (2026-10-29)
사용 도구	SystemVerilog · Verilator 5.052 · Yosys 0.52 · Python (VCD 분석 · Coverage 집계 · 문서 자동화)

※ Waveform · Coverage · 합성 수치는 commit 4feb39f를 수정 없이 재실행해 측정한 결과 (2026-10-30)

HBM Base Die 디지털 링크 Slice 설계 개요


HBM Base Die 1개 Channel을 Study Scale로 축소 — Spec 정의부터 PD Guide까지 단독 수행 가능한 범위로 구성

배경 및 목표

- HBM Base Die는 Host SoC와 DRAM Core Die 사이에서 Command Scheduling · Training · Data Encoding · Test를 디지털로 중재
- 고속 PHY는 Analog 비중이 높아, 디지털 담당 영역의 **경계** (Pin 논리값 · Handshake · CDC · Reset · DFT 관측점)을 문서와 RTL로 명확히 정의하는 것이 목표
- 실제 HBM Channel 폭 대신 DQ 8 · BL 4 · Bank 4로 축소, MC | PHY Digital | DFT 구조와 설계 규칙은 동일하게 유지

Out of Scope — docs/01_requirements.md

Multi-channel · 전력(mW) Sign-off · Analog Margin · JEDEC/DFI 호환 선언 — 근거 없는 수치는 기재하지 않음



3.2 Gb/s/DQ
Target Data Rate · Controller 800 MHz / PHY 1.6 GHz · Raw 3.2 GB/s

21 모듈 · 1,462줄
RTL 22파일 1,815줄 (주석·빈 줄 제외 1,462줄) · TB 1,108줄

13 / 13 PASS
SMOKE · T1–T8 · E7 · E9 · E11 · T7 unit 단일 Regression (Verilator 5.052)

87.5% · 96.6%
Line · Branch Coverage (Toggle 56.6%)

요구사항 정의 및 주요 Spec

Spec 변경 순서: docs/01_requirements.md → hsl_pkg · RTL에만 존재하는 수치는 사용하지 않음

기능 요구사항

1. Training 완료 전 Host Command 수신 차단
2. 순서: RESET → CKE → MRS → ZQ → WRLVL → RDLVL → DESKEW → WRTRAIN → MISSION
3. MISSION 이후 ACT · PRE · RD · WR · REF 수신 (REF는 Encoding만 정의, 미발행)
4. RD Response는 Burst 1개, 준비 전 `rsp_valid` = 0
5. Loopback: TX Burst를 RX로 반환
6. Lane Repair: DQ 1개를 Redundant Pin(RED)으로 대체
7. ID · Version · Training State · Error Count Read 지원

주요 Parameter (hsl_pkg)

항목	값
DQ / DBI / RED	8 / 1 / 1 → PIN_W 10
Burst	BL 4 Beat (Beat 0 = 첫 UI)
Bank · Row · Col	4 · 8 bit · 4 bit
Data 폭	32 bit = DQ_W × BL
Target Data Rate	3.2 Gb/s/DQ → raw 3.2 GB/s
Clock	ctrl 1.25 ns · PHY 0.625 ns

Power · Reliability 규칙

- CKE는 FSM이 RESET일 때만 0
- DBI: beat의 1 개수 > DQ_W/2 이면 반전
- Driver OE는 Burst 구간 외 0
- Error Counter 16 bit Saturation, Wrap-around 없음

Timing 기본값 (ctrl Clock 단위)

Parameter	Clock	담당 Block
`tRCD`	4	bank FSM
`tRP`	4	bank FSM
`tRAS`	10	bank FSM
`tRTP`	3	bank FSM
`tWR`	4	bank FSM
`tCCD`	2	scheduler
`tWTR`	4	scheduler
`tRFC`	20	(REF 미발행)

Acceptance Criteria

- `[SMOKE] PASS` 유지 (신규 Test 추가 후에도)
- `ready` = 0 구간 Command Drop 시 Fail
- Timeout은 Fail, X 값 Data Sampling 금지

Clock 구조 Trade-off 검토 및 Architecture 선정

후보 3안을 성능 · 전력 · 면적 · Risk 기준으로 비교 — UI Serialization(C)은 Analog PHY 영역으로 분리 (docs/02_architecture.md)

	A. Single Clock · Burst 폭	B. Controller 1 : PHY 2	C. RTL UI Serialization
성능	Bank Timing · Scheduling 효율	A + Gearbox Throughput	Waveform 상 Eye 관찰 용이
전력	DBI · CKE · OE	A와 동일, Clock 1개 추가	Pin 단위 Toggle로 DBI 효과 확인 용이
면적	32 bit Datapath	16 bit PHY Beat + 소형 FIFO	Shift Register는 작으나 검증 시간 증가
Risk	CDC 미적용	Pointer 동기화 Bug	Simulation 속도 저하, Analog 영역과 혼동 우려
결정	**v0.1 출발점** — Handshake · Bank Timing 우선 검증	**E7에서 전환** — `clk_phy` · Gearbox · Async FIFO	미채택 — Pin UI Serialization은 Analog PHY 영역

A → B 전환 시 Sim Clock · SDC · `hsl_pkg` 상수를 동일 수식으로 재정렬, 1건이라도 불일치 시 미완료로 보는 Cross-check Table(E12) 작성

Clock 수식 정의

CK = 3.2 Gb/s ÷ 2 = 1.6 GHz (625 ps), Controller = CK ÷ 2 = 800 MHz. beats_per_burst = BL ÷ DDR_BITS = 2 → Controller 1 Cycle당 32b Burst 1개

In-order Scheduler

Queue Head만 Issue — 타 Bank가 Open이어도 대기하므로 Bandwidth는 저하되나 검증 · 면적은 단순. Bank FSM 분리로 OoO 전환 시에도 Queue 구조 재사용

Beat-major Data 배치


beat b = `data[b*DQ_W +: DQ_W]`. DBI · ECC는 1 UI의 Byte 단위로 처리 — Lane 단위 저장 시 Bit 분산 Access 필요

Reset Domain 분리

CSR은 `rst_sync_n`만, Datapath는 `rst_sync_n & ~soft_rst`. CSR까지 포함 시 soft_rst Bit가 자체 Clear되어 Reset 유지 불가

Top Level 구성 및 Reset · Clock 구조


rtl/top/hsl_base_die_lite.sv 기준 6개 Instance · 단일 Reset Tree · Controller Clock 단일 Domain (명칭은 RTL과 동일)




Legend `phy_req` = phy_valid, phy_opc/bank/row/col/wdata · `status` = train_state, train_done, mission_mode · `train_*` = train_bypass/start/wait, zq/wrlvl/rdlvl/deskew_done
`ctl_phy` = dbi_en, phy_bypass, repair_en/lane, loopback, prbs_en · `ctl_dft` = loopback, prbs_en, err_clear · `pins_o` = pin_ck/cke/ca/dq_o[9:0]/dq_oe/dqs_o · `pins_i` = pin_dq_i[9:0], pin_dqs_i
Reset: `u_csr`는 `rst_sync_n`, 그 외 4개 Block은 `rst_logic_n = rst_sync_n & ~soft_rst` (Top assign 1줄)

Memory Controller 구조 및 Timing 제어 분담

Queue → In-order Scheduler → Bank FSM ×4 · tRCD · tRP · tRAS · tWR · tRTP는 Bank FSM, tCCD · tWTR는 Scheduler 담당



hsl_bank_fsm State Diagram (Bank별 1개)





```
timing_ok = ST_CLOSED | (ST_OPEN & ras_left == 0 & block == 0)
is_open   = ST_OPEN
```

Note Column Command(RD/WR)도 `ras_left = 0`까지 대기 → T4 ACT → WR Issue 간격 15 Cycle. tRCD 이후 Column을 허용하는 JEDEC 대비 보수적인 Study 규칙

PHY Datapath 및 DFT 구조

Bypass Framer가 Pin 구동 · On-chip Gearbox · FIFO · Deskew는 입력 Tie-off 상태로 tb_hsl_blocks 독립 Instance에서 검증



`tx_valid = phy_valid` (MC → PHY Command Issue Cycle마다 Compare) · Pin Loopback은 Compare 대상 제외 (docs/06_dft_plan.md) · RX는 RED Pin 미사용으로 Lane Repair는 TX Pin Level까지만 검증

Reset Scheme 및 Training Sequence 구현

Async Assert · Sync Deassert (2-FF) · CSR은 rst_sync_n, 그 외 Block은 rst_logic_n · FSM은 done Pulse 수신 전 State 유지

rtl/top/hsl_rst_sync.sv L19–27

```
19  always_ff @(posedge clk or negedge rst_ni) begin
20    if (!rst_ni) begin
21      sync_r <= 2'b00;
22    end else begin
23      sync_r <= {sync_r[0], 1'b1};   ❶
24    end
25  end
26
27  assign rst_no = sync_r[1];
```

rtl/top/hsl_base_die_lite.sv L73, L75–77, L105–107

```
73  assign rst_logic_n = rst_sync_n & ~soft_rst;   ❷
    ----------------------------------------------
75  hsl_csr u_csr (
76    .clk          (clk),
77    .rst_n        (rst_sync_n),                  ❸
    ----------------------------------------------
105 hsl_training_fsm u_fsm (
106   .clk          (clk),
107   .rst_n        (rst_logic_n),
```

rtl/ctrl/hsl_training_fsm.sv L38–40, L42–57

```
38  assign train_done   = (state == TR_MISSION);
39  assign mission_mode = train_done;
40  assign cke          = (state != TR_RESET);     ❹
    ----------------------------------------------
42  always_ff @(posedge clk or negedge rst_n) begin
43    if (!rst_n) begin
44      state <= TR_RESET;
45    end else if (train_bypass) begin             ❺
46      state <= TR_MISSION;
47    end else begin
48      case (state)
49        TR_RESET:   if (train_start) state <= TR_CKE;
50        TR_CKE:     state <= TR_MRS;
51        TR_MRS:     state <= TR_ZQCAL;
52        TR_ZQCAL:   if (zq_done) state <= TR_WRLVL;   ❻
53        TR_WRLVL:   if (wrlvl_done) state <= TR_RDLVL;
54        TR_RDLVL:   if (rdlvl_done) state <= TR_DESKEW;
55        TR_DESKEW:  if (deskew_done) state <= TR_WRTRAIN;
56        TR_WRTRAIN: state <= TR_MISSION;
57        TR_MISSION: state <= TR_MISSION;
```

❶ `sync_r <= {sync_r[0], 1'b1}` — Assert는 비동기, Deassert는 clk Rising 2회 후. Raw Pin은 타 Block에서 직접 사용하지 않음

❷ `rst_logic_n = rst_sync_n & ~soft_rst` — Soft Reset은 MC · FSM · PHY · DFT만 초기화

❸ CSR은 `rst_sync_n`만 사용 → CTRL.soft_rst Bit 자체 Clear 방지, Reset 상태 유지 가능

❹ `cke = (state != TR_RESET)` — RESET State에서만 CKE 0, Smoke Test에서 Pin으로 확인

❺ `train_bypass`가 case문보다 우선 → 1 Cycle 내 MISSION 진입. T4–T8은 이 경로로 진입

❻ ZQCAL · WRLVL · RDLVL · DESKEW는 done Pulse 수신 전까지 State 유지 (T1)

검증 항목 SMOKE — Reset 직후 RESET · CKE 0 · cmd_ready 0, Bypass 후 MISSION, soft_rst 중 RESET 후 복귀 (expect_eq 27곳) · T1 — done Pulse 대기 및 State 순서 · Waveform p.14 · 15

In-order Scheduler 및 Bank Timing 제어

req_ready는 head_ok와 PHY ready로만 생성해 Command Drop 방지 · Bank Timing은 timing_ok 1 bit로 집약

rtl/mc/hsl_scheduler.sv L35-38, L43-51, L56-57

```
35  wire ccd_ok = (ccd_cnt == 8'd0);
36  wire wtr_ok = (wtr_cnt == 8'd0);
37
38  wire act_ok = !bank_open[req_bank] && bank_ready[req_bank];  (1)
    ----------------------------------------------------------------
43    head_ok = 1'b0;
44    if (req_valid) begin
45      case (req_opc)
46        OPC_NOP: head_ok = 1'b1;
47        OPC_ACT: head_ok = act_ok;
48        OPC_PRE: head_ok = col_ok;
49        OPC_RD:  head_ok = col_ok && ccd_ok && wtr_ok;  (2)
50        OPC_WR:  head_ok = col_ok && ccd_ok;
51        default: head_ok = 1'b0;  (3)
    ----------------------------------------------------------------
56  assign req_ready   = head_ok && issue_ready;  (4)
57  assign issue_valid = req_valid && req_ready;
```

rtl/mc/hsl_bank_fsm.sv L48-50, L75-87

```
48  assign is_open   = (st == ST_OPEN);
49  assign timing_ok = (st == ST_CLOSED) ||
50                     ((st == ST_OPEN) && (ras_left == 8'd0) && (block == 8'd0));  (5)
    ----------------------------------------------------------------
75        ST_OPEN: begin
76          if (ras_left != 8'd0) begin  (6)
77            ras_left <= ras_left - 8'd1;
78          end else if (block != 8'd0) begin
79            block <= block - 8'd1;
80          end else if (pre_req) begin
81            st  <= ST_PRE;
82            cnt <= t_rp_u;
83          end else if (wr_req) begin  (7)
84            block <= t_wr;
85          end else if (rd_req) begin
86            block <= t_rtp;
87          end
```

1. act_ok · col_ok: Bank의 is_open · timing_ok만 참조 (Bank Timing은 Bank FSM 담당)
2. RD는 tCCD · tWTR, WR는 tCCD 추가 Check (Scheduler 담당 Counter)
3. REF · Reserved Opcode는 default → head_ok = 0. Head 도달 시 Queue Stall (p.19 D)
4. req_ready = head_ok && issue_ready — PHY Busy 시 Pop하지 않아 Command Drop 없음
5. timing_ok: CLOSED 또는 OPEN이면서 ras_left와 block이 모두 0
6. OPEN State에서 tRAS Countdown 우선 — Column Command도 tRAS 이후 (T4: ACT → WR 15 Cycle)
7. WR는 block ← tWR, RD는 block ← tRTP — 후속 PRE · Column Command Block

Gray Pointer Async FIFO 및 Toggle Handshake Gearbox

Write clk_phy → Read clk · Pointer는 Gray Code 2-FF 동기화 · Gearbox는 Toggle 1쌍당 32b Word 1개 전달

rtl/phy/hsl_cdc_fifo.sv L40-42, L44-47, L65, L70-75

```
40  function automatic logic [AW:0] bin2gray(input logic [AW:0] b);
41    bin2gray = (b >> 1) ^ b;                                          ①
42  endfunction

44  assign wgray    = bin2gray(wbin);
45  assign rgray    = bin2gray(rbin);
46  assign wr_full  = (wgray == {~rptr_g_s2[AW], ~rptr_g_s2[AW-1], rptr_g_s2[AW-2:0]});  ②
47  assign rd_empty = (rgray == wptr_g_s2);

65  always_ff @(posedge clk_r or negedge rst_n) begin

70    end else begin
71      wptr_g_s1 <= wgray;                                             ③
72      wptr_g_s2 <= wptr_g_s1;
73      if (rd_en && !rd_empty) begin
74        rbin <= rbin + 1'b1;
75      end
```

① bin2gray: Pointer를 Gray Code로 전달해 1 bit씩만 변화 → 동기화 중 Mis-sampling 시에도 인접 값

② Full은 상위 2 bit 반전 비교, Empty는 동기화된 Write Pointer와 일치 시

③ Read Clock의 `wptr_g_s1 → s2` 2-FF. SDC는 False Path 대신 `set_max_delay 1.25`

rtl/phy/hsl_gearbox.sv L35, L46-48, L63-68, L74-78

```
35  assign din_ready = (req_tog == ack_s2);                             ④

46      if (din_valid && din_ready) begin
47        hold    <= din_ctrl;
48        req_tog <= ~req_tog;

63      req_s1 <= req_tog;
64      req_s2 <= req_s1;
65      if (!beat) begin
66        if (req_s2 != ack_tog) begin                                  ⑤
67          shift      <= hold;
68          dout_phy   <= hold[DQ_W*DDR_BITS-1:0];

74      end else begin
75        dout_phy   <= shift[DATA_W-1:DQ_W*DDR_BITS];
76        dout_valid <= 1'b1;
77        beat       <= 1'b0;
78        ack_tog    <= ~ack_tog;                                       ⑥
```

④ `din_ready = (req_tog == ack_s2)` — Toggle 1쌍당 Word 1개

⑤ PHY Clock에서 `req_s2 != ack_tog`이면 하위 16b부터 출력

⑥ 두 번째 Beat 후 `ack_tog` Toggle → ctrl측 2-FF 후 다음 Word

DBI-DC · Lane Repair · Saturating Error Counter

Pin High 수를 줄이는 DBI · Bad Lane을 RED로 우회하는 Lane Repair · Wrap-around 없는 16b Error Counter

rtl/phy/hsl_dbi.sv L17–33

```
17  function automatic logic [3:0] pop8(input logic [7:0] b);
18    pop8 = {3'b0, b[0]} + b[1] + b[2] + b[3] + b[4] + b[5] + b[6] + b[7];  (1)
19  endfunction
20
21  integer bi;                                                              (2)
22  always_comb begin
23    dout = din;
24    dbi  = '0;
25    if (en) begin
26      for (bi = 0; bi < BL; bi = bi + 1) begin
27        if (pop8(din[bi*DQ_W +: DQ_W]) > 4'd4) begin                       (3)
28          dout[bi*DQ_W +: DQ_W] = ~din[bi*DQ_W +: DQ_W];
29          dbi[bi] = 1'b1;
30        end
31      end
32    end
33  end
```

(1) pop8: Beat당 '1' 개수 (4 bit 합)

(2) Module Scope `integer bi` — Verilator 통과, Yosys 0.52는 Latch로 판정 (p.20)

(3) '1'이 4개 초과 시 Beat 반전 + Flag → Pin High 수 ≤ DQ_W/2

rtl/phy/hsl_phy_tx.sv L63–68, L136–138

```
63  function automatic logic red_of(input logic [2:0] beat);
64    if (repair_en && (repair_lane < 4'd8)) begin
65      red_of = raw_r[beat*DQ_W + 32'(repair_lane)];                        (4)
66    end else begin
67      red_of = 1'b0;
68    end
    ------------------------------------------------------------------------
136       S_WD: begin
137         ca    <= {2'b00, bank_r, OPC_WR};
138         dq_o  <= {red_of(idx), dbi_r[idx[1:0]], data_r[idx*DQ_W +: DQ_W]}; (5)
```

(4) `red_of`: Repair Lane의 원래 Bit (DBI 적용 후 `raw_r`), Lane ≥ 8이면 0

(5) Data Beat Pin = {RED, DBI, DQ[7:0]}. DQ[lane]은 `g_rep`가 0으로 대체

rtl/dft/hsl_err_cnt.sv L22–25


```
22    end else if (clear) begin                                              (6)
23      count <= '0;
24    end else if (event_valid && event_err && (count != 16'hFFFF)) begin    (7)
25      count <= count + 16'd1;
```

(6) `clear`가 동일 Cycle Error보다 우선

(7) `16'hFFFF`에서 Saturation — Fail 지속 시 Wrap-around로 정상처럼 보이는 현상 방지

검증 환경 구성 및 Test Plan

Smoke · Block · Channel 3계층 단일 Regression · tb_hsl_smoke가 tb_hsl_blocks 포함 · [ALL] PASS 외에는 Non-zero Exit Code



ID	대상	Check 항목	위치
SMOKE	기본 동작	ID · VERSION · TIMING Reset 값, 미정의 Address 0, Reset 직후 Pin · ready 0, Bypass → MISSION, Depth 4 Full → ready 0, soft_rst	smoke
T1	Training	순차 진행, done Pulse 전 State 유지	smoke
T2	Bank FSM	tRCD 전 RD 차단, tRP 전 ACT 차단	blocks
T3	Scheduler	tCCD 전 후속 Column Command 차단	blocks
T4	Channel	ACT → WR → RD, A5A5_5A5A 일치	smoke
T5	DBI	0x1F → Pin E0 + DBI 1, 0x0F → 유지	smoke
T6	CDC FIFO	2 Clock 간 3 Word 순서 유지	blocks
T7	Lane Repair	Unit: lane 3 대체 · lane 8 무시 · en 0 / Pin: F7 + RED 1, FF	양쪽
T8	PRBS	Loopback 일치 → ERRCNT 0, 불일치 → 증가	smoke
E7	Gearbox	32b → C3D4, A1B2 2 Beat	blocks
E9	deskew	tap 0 통과, tap 2 지연	blocks
E11	PRBS	Reset Seed 5A 첫 Bit 1, Seed 0 Load 무시	blocks

Pass 기준: Test명 FAIL 출력 · Non-zero Exit Code · Timeout은 Fail · X 값 Data Sampling 금지 · 미구동 Pin은 0 (docs/04_verification_plan.md)

Regression 및 Coverage 결과

13 / 13 PASS · Line 87.5% · Branch 96.6% · Toggle 56.6% · commit 4feb39f, Verilator 5.052 재실행 (Build 4.2 s, Sim Time 511 ns)

sim/regress.log

```
[T7] unit PASS
[SMOKE] PASS
[E9] PASS
[T1] PASS
[E11] prbs PASS
[T4] PASS
[T3] PASS
[T5] PASS
[T7] PASS
[T8] PASS
[T2] PASS
[E7] PASS
[T6] PASS
[ALL] PASS
```

재현 방법: `sim/run_smoke.sh`와 동일한 Verilator 명령 (`--binary --timing`). Coverage는 `--coverage-line --coverage-toggle` 별도 Build, Waveform은 `--trace` Wrapper로 수집

Module	Line	Branch	Toggle
training_fsm	92.9%	100.0%	75.0%
csr	80.0%	100.0%	33.7%
rst_sync	100.0%	100.0%	60.0%
cmd_queue	100.0%	100.0%	45.1%
scheduler	90.0%	83.3%	29.5%
bank_fsm	90.0%	100.0%	21.3%
phy_tx	83.3%	100.0%	81.8%
phy_rx	66.7%	87.5%	60.8%
dbi	100.0%	100.0%	95.7%
lane_repair	100.0%	100.0%	93.8%
gearbox	100.0%	100.0%	51.6%
deskew	100.0%	75.0%	93.0%
cdc_fifo	100.0%	100.0%	31.0%
prbs	87.5%	100.0%	89.2%
err_cnt	66.7%	100.0%	21.4%
Total	87.5%	96.6%	56.6%

음영 = 미도달 Line/Branch 존재 Module · Module별 Instance 합산 (Block TB 포함) · Total에는 표 외 top · mc_top · dft_top · loopback · phy_top · phy_clk 포함


Coverage Hole 및 보완 Test

- `csr` ERRCNT · TIMING0/1 Write 미수행 → Timing 재설정 · ERRCNT Clear Test
- `err_cnt` Clear 경로 미수행 → 동일 Cycle Clear vs Error 우선순위 확인
- `prbs` Non-zero Seed Load 미수행 (On-chip load = 0)
- `scheduler` REF · Reserved Opcode, tCCD · tWTR ≤ 1 Branch 미도달
- `phy_rx` Pin DBI = 1 수신 · Loopback RX Response(rd_start & loopback) 미수행 → DBI · Loopback Read Test
- `phy_tx` PRE Pin Frame, `deskew` delay_sel > 4 Clamp 미수행
- Toggle 56.6%: Data · Address 상위 Bit 고정 → Random Pattern 필요

Functional Coverage(covergroup) 미적용

Reset 해제 · Mission 진입 · Queue Back-pressure · Soft Reset 복귀


tb_hsl_smoke 0–51 ns · Verilator 5.052 `--trace` VCD 기반 실측 Waveform · 신호명은 RTL Hierarchy 기준



1. 6.9 ns Pin `rst_n` 해제 후 2-FF 동기화 → `rst_sync_n` 1 (해제 시점이 clk Edge와 중첩, p.19 B)
2. 21.9 ns `train_bypass` Write → 다음 Cycle MISSION · `pin_cke` 1 · `cmd_ready` 1
3. 36.9 ns Push 4회로 Queue Full → `cmd_ready` 0. `phy_bypass` = 0 으로 PHY ready 0, Pop 없음
4. 40.6 ns `soft_rst` → RESET · CKE 0 · Queue Flush. CSR 유지 (Bypass 1 유지)
5. 48.1 ns `soft_rst` 해제 → Bypass 유지로 즉시 MISSION, `cmd_ready` 1


Training Sequence 동작 확인

done Pulse마다 1 State 진행, MISSION 전 Command 차단 · 각 대기 State 3 Cycle 이상 유지 확인 후 done을 1 Cycle Pulse로 인가



1. 54.4 ns CTRL = soft_rst Only → RESET, Bypass 0. T1 시작
2. 66.9 ns `train_start` Pulse → CKE State, `pin_cke` 1 → MRS 1 Cycle
3. 69.4 ns ZQCAL은 `zq_done`까지 State 유지. done 전 WRLVL 진입 시 T1 Fail
4. 75.6 ns done Pulse 1회당 1 State 진행 — WRLVL → RDLVL → DESKEW
5. 95.6 ns WRTRAIN 1 Cycle(Label 생략) 후 MISSION → `mission_mode` · `cmd_ready` 1

ACT / WR / RD Channel Traffic 및 Read Data 정합성 확인




1. 106.9 ns ACT Pin Frame: `pin_ca` ACT, DQ = Row 07. Bank0 ST_ACT, tRCD 4
2. 123.1 ns `ras_left` 0 이후 WR Issue — ACT Issue 후 15 Cycle
3. 126.9 ns WR Header(Col 01) 후 Beat 5A 5A A5 A5 (동일 값 연속은 1구간 표기)
4. 133.1 ns PHY S_IDLE 복귀 후 RD Issue → RD Header, DRAM Model 이 `pin_dq_i` 구동
5. 138.1 ns `rsp_rdata` = A5A5_5A5A 일치. RD Issue → Response 6 Cycle

DBI 반전 · Lane Repair · PRBS Error Count 동작 확인

tb_hsl_smoke 동일 VCD에서 Test별 구간 발췌 · Bus 값은 16진수 표기


T5 · DBI-DC



1. 170.6 ns Beat0 `0x1F` ('1' 5개) → Pin `E0` + DBI 1
2. 171.9 ns Beat1 `0x0F` (4개) → 유지, DBI 0

DRAM Model에서 DBI Decode 후 cap_b = 1F · 0F 저장. Beat0 High Pin 5 → 4 (E0의 3 + DBI)


T7 · Lane Repair



1. 208.1 ns REMAP Lane 3 → Pin `F7` (bit3 → 0), RED = 원래 bit3 = 1
2. 221.9 ns Lane 8 → 대체 없음, Pin `FF` · RED 0

TX Pin Level까지만 확인 — DRAM Model과 u_rx는 RED 미사용으로 복원 경로 미검증

T8 · PRBS Parallel Loopback




1. 230.6 ns `prbs_en` · `loopback` → `got` = `prbs_data`
2. 236.9 ns NOP Issue Cycle(`tx_valid`)에서 일치 → `event_err` 0
3. 244.4 ns `loopback` 0 → `got` = 0
4. 250.6 ns 불일치 → `event_err` → ERRCNT 1

표시는 하위 8 bit, Compare는 32 bit 전체

Gearbox 및 Async FIFO 동작 확인


tb_hsl_blocks 독립 Instance (E7 · T6) · On-chip Gearbox · FIFO는 입력 Tie-off로 본 Block TB 결과를 동작 근거로 사용

E7 `hsl_gearbox` · 32b Word → 16b Beat × 2



1. 495.6 ns `din_valid` 수락 → Word Hold, `req_tog` Toggle, `din_ready` 0
2. 496.7 ns PHY Clock 2-FF 후 `req_s2` 반영
3. 497.4 ns 하위 `C3D4` → `A1B2` 2 Beat 출력 후 `ack_tog` Toggle
4. 499.4 ns ctrl측 `ack_s2` → `din_ready` 1, 다음 Word 수락 가능

T6 `hsl_cdc_fifo` · Write clk_phy → Read clk



1. 502.4 ns `wgray` 000 → 001 → 011 → 010, 매 Step 1 bit만 변화
2. 504.6 ns `wptr_g_s2` 도착 → `rd_empty` 0. s1이 001을 Skip해도 유효 값
3. 505.8 ns부터 Pop: 11110001 → 22220002 → 33330003
4. 510.8 ns 세 번째 Pop 후 `rd_empty` 1

Debug 이력 및 Issue 분석

좌: 기존 Issue 6건 (docs/ 기록) · 우: AI Agent 보조 재실행 · 합성 · Code Review로 도출한 추가 Issue 5건 (A · B · E는 commit edb139a에 반영)

기존 Issue — Root Cause · Action

Issue	Root Cause	Action · 참조
E3 · `cmd_ready` 기대값	Stub Queue가 `push_ready`를 0으로 고정해 MISSION에서도 ready 0	Queue 구현 후 기대값을 'Reset 직후 · Full 시 0'으로 수정, 사유를 TB 주석에 기록 (e0_e1_notes)
E12 · PHY 주기 1248 ps	반주기를 정수 312 ps로 설정 시 4구간 합 1248 ps ≠ 1250	`#312.5ps` = PHY_PERIOD_PS/2, 문서 · pkg · TB · SDC Cross-check (e12_clocks)
E1 · Soft Reset 자체 Clear	CSR까지 Soft Reset 적용 시 CTRL bit 0이 다음 Cycle에 Clear	CSR은 `rst_sync_n`만, 그 외는 `rst_logic_n` (05_pd_guide)
E8 · CDC Pointer Constraint	False Path 적용 시 해당 경로 Delay가 STA 대상에서 제외됨	Destination 주기 `set_max_delay` 1.25 / 0.625 ns, False Path 금지
E11 · PRBS · ERRCNT	Generator 0끼리 비교 시 Fault 통과, 16b Wrap 시 0으로 복귀해 정상처럼 보임	Seed 0 무시 · Reset Seed 5A, Counter FFFF Saturation (06_dft_plan)
E12 · I/O delay 4.0 ns	v0.1의 10 ns Clock 기준 40% 값 잔존	800 MHz 주기의 40% = 0.5 ns로 수정

재검증 추가 Issue (commit 4feb39f 기준)

A Timescale 정밀도 부족: `#312.5ps` → 313 ps

1 ps 정밀도로 `u_phy_clk` 구간 313 · 313 · 313 · 311 ps, Block TB `clk_phy`는 626 ps (VCD 실측). 조치: `timeprecision 100fs`

B TB Reset 해제 Race

`rst_n`을 posedge 직후 해제 → 동일 Edge에서 `sync_r[0]` = 1, `rst_sync_n`이 2 Cycle이 아닌 1 Cycle 후 해제 (5.625 → 6.875 ns). 조치: negedge 해제

C 합성 후 SDC 대상 Cell 소멸

Gearbox · Deskew · FIFO 출력이 `unused_path`로만 연결되어 Yosys에서 제거, 이어 `u_phy_clk`도 제거 → Generated Clock · FIFO max_delay 대상 부재

D 미지원 Opcode에 의한 Queue Stall (Code Review)

REF · Reserved Opcode가 Head 도달 시 `head_ok` = 0 → 영구 Stall. Simulation 미수행 (scheduler 51행 미도달). 개선안: Push 단계 거절


E Non-reset Flop 200개

Queue `mem_*` 4 × 50b가 Reset 분기에 없음 → `$_DFFE_PP_` 200. 출력은 Empty Mask로 안전하나 DFT 규칙과 충돌. 조치: Data Array 분리 · 규칙 정비

합성 기반 Area 분포 및 Timing Constraint

Yosys 0.52 Generic Cell 기준 Area Proxy · Cell Library · μm² · mW · Slack은 미확보 수치로 기재하지 않음

Block별 Generic Cell · FF (Hierarchical 합성, Instance 수 반영)



합계 3,748 Cell · FF 630 (Hierarchical) · Flatten 3,492 Cell · FF 630 (`$scopeinfo` 25 제외, Chip Level 상수 전파 후)

On-chip에서 제거된 clk_phy Block 단독 합성: gearbox 96 / FF 72 · cdc_fifo 378 / 146 · deskew 126 / 36

합성 전처리는 Scratch 사본에서만 수행: `import hsl_pkg::*` → localparam 치환 (Yosys 미지원), `hsl_phy_clk` Black Box, `hsl_dbi`의 `always_comb` + Module Scope `integer bi` → Latch 판정으로 `always @*`

syn/constraints/hsl_base_die_lite.sdc L8, L12–15, L22, L56–62

```
 8  create_clock -name clk -period $ctrl_period [get_ports clk]   (1)

12  create_generated_clock -name clk_phy \                        (2)
13    -source [get_ports clk] \
14    -multiply_by 2 \
15    [get_pins u_phy/u_phy_clk/clk_phy]

22  set_false_path -from [get_ports rst_n]                        (3)

56  set_max_delay $ctrl_period \                                  (4)
57    -from [get_cells u_phy/u_fifo/wptr_g_s1*] \
58    -to   [get_cells u_phy/u_fifo/wptr_g_s2*]
59
60  set_max_delay $phy_period \
61    -from [get_cells u_phy/u_fifo/rptr_g_s1*] \
62    -to   [get_cells u_phy/u_fifo/rptr_g_s2*]
```

1. `clk` 1.25 ns = 800 MHz, E12 Cross-check와 일치
2. `clk_phy` = clk × 2, PLL 위치의 Generated Clock
3. `rst_n` False Path는 v0.1 단순화 — Recovery/Removal Check 필요
4. Pointer 동기화는 False Path 대신 Destination 주기 `set_max_delay`

Performance (T4 Waveform 실측)

ACT → WR 15 Cycle · RD → Response 6 Cycle. Bypass Framer는 ctrl Cycle당 1 Beat (WR 5 Cycle) — Target Bandwidth 경로 아님

Power 개선 요소 (mW 미측정)

DBI-DC로 DQ+DBI 9 Pin 중 High ≤ 4 · CKE는 RESET에서만 0 · Burst 구간 외 `pin_dq_oe` = 0

PD Guide (docs/05_pd_guide.md)

Deskew 4 Tap = 8 UI Skew 허용 · SRAM Macro 없음 · PHY Pin Logic은 Bump 측, CSR · FSM은 내측 배치

10 Summary

JD 대응 및 향후 과제

SK hynix HBM Digital Design (RTL Design) 담당 업무 · 자격 요건 · 우대 사항별 대응 — Spec → Architecture → RTL → Verification → PD Guide

JD 항목	프로젝트 대응 내용	Page
요구 구체화 · 상세 스펙	기능 7개 · Parameter · Acceptance Criteria 문서 선 정의, RTL 단독 수치 금지	3
PPA 평가 → Architecture	A/B/C 안을 성능 · 전력 · 면적 · Risk로 비교, A → B 전환 및 E12 Cross-check	4
RTL 설계 · Function 검증	21 Module 1,462줄 · Regression 13/13 PASS · Line 87.5% / Branch 96.6%	5–13
PD Guide · Floorplan · Integration	Clock · Reset · CDC Constraint, Deskew 8 UI, Macro 없음, Block별 Cell · FF	20
Wafer Test Flow · 이슈 분석	ID → PRBS Loopback → REMAP → Training 순서, 재검증 Issue 5건	12, 17, 19
High Speed Digital PHY / IP	Framer · DBI-DC · Lane Repair · Toggle Gearbox · Gray FIFO · Deskew	7, 10–11, 17–18
DRAM Memory Controller	Depth 4 Queue · In-order Scheduler · Bank FSM ×4, Timing 담당 분리	6, 9, 16
DRAM DFT / DFD	PRBS7 · Parallel Loopback · 16b Saturating ERRCNT · STATUS · REMAP 관측점	7, 11, 17
Full-Custom + Digital 경계	Pin List 기준 경계 정의: Digital은 값 · Enable, Analog는 Driver · Sampler	2, 5
LLM / AI 기반 EDA 자동화	실무: LLM으로 RTL 뼈대 · UVM 생성, 초안 · Setup 시간 2배 이상 단축	—

향후 과제

- REF Issue · tRFC 적용, 미지원 Opcode 거절 (D)
- DBI Read · Timing 재설정 · ERRCNT Clear Test로 Coverage Hole 보완
- Random Traffic + Scoreboard로 Toggle 56.6% 개선
- 실제 Cell Library 기반 STA · Area · Power 수치 확보
- OoO Scheduler — Bank FSM 분리 구조 재사용

핵심 요약

Spec 수치를 문서 → `hsl_pkg` → RTL → TB → SDC까지 단일 값으로 일관 관리하고, 그 정합성을 Simulation · Waveform · 합성 결과로 검증

권용현

010-6408-8646 · kyongh0331@naver.com

github.com/yhkwon-git/High_Speed_Link_Lite