PORTFOLIO · HBM DIGITAL DESIGN (RTL DESIGN)

High Speed Link Lite

HBM Base Die Digital Link Slice — Spec · Architecture · RTL · Verification · PD Guide

지원 직무	SK hynix · HBM Digital Design (RTL Design)
지원자	권용현 · 010-6408-8646
저장소	`github.com/yhkwon-git/High_Speed_Link_Lite` · 측정 `commit e61e90d` (쪽마다 표기)
사용 도구	SystemVerilog · Verilator 5.052 · ModelSim 10.1d · Yosys 0.52 · OpenSTA 3.1 (Nangate45) · Python

※ 숫자마다 측정 commit을 적었다. p.2–20과 p.23–28은 commit e61e90d의 칩(컨트롤러 v4 · mission PHY · DFT / DFD)이 기준이고, p.21–22는 그 시점의 반영 기록(DBI-AC e30ea96, 리뷰 수정 d1f8e2b)이다. 회귀는 Verilator 5.052와 ModelSim-Altera 10.1d 모두 23 / 23 PASS.

HBM Base Die 디지털 링크 Slice 설계 개요


HBM Base Die 1개 Channel을 Study Scale로 축소 — Spec 정의부터 PD Guide까지 단독 수행 가능한 범위로 구성

배경 및 목표

- **Custom HBM 전제** (Memory Controller를 Base Die로 이동, 표준 HBM은 Host SoC 측) — Base Die가 Command Scheduling · Training · Data Encoding · Test를 디지털로 중재
- 고속 PHY는 Analog 비중이 높아, 디지털 담당 영역의 **경계** (Pin 논리값 · Handshake · CDC · Reset · DFT 관측점)을 문서와 RTL로 명확히 정의하는 것이 목표
- 실제 HBM Channel 폭 대신 DQ 8 · BL 4 · Bank 4로 축소, MC | PHY Digital | DFT 구조와 설계 규칙은 동일하게 유지

Out of Scope — docs/01_requirements.md

Multi-channel · 전력(mW) Sign-off · Analog Margin · JEDEC/DFI 호환 선언 — 근거 없는 수치는 기재하지 않음



MC · PHY · DFT

설계 범위 · 목표 3.2 Gb/s/DQ (Controller 800 MHz / PHY 1.6 GHz)

35 모듈 · 4,676줄

RTL 37파일 6,011줄 (주석 제외 4,676줄) · TB 4,393줄 (e61e90d)

23 / 23 PASS

SMOKE · T1–T17 · E7 · E9 · E11 단일 Regression (Verilator 5.052 · ModelSim 10.1d, e61e90d)

96.9% · 91.5%

Line · Branch Coverage (Toggle 80.2%, commit e61e90d)

요구사항 및 주요 Spec

수치는 docs/01_requirements.md → hsl_pkg → RTL → TB → SDC 단방향 관리 · DRAM 타이밍은 컨트롤러 dram_pkg 단일 정의

주요 파라미터 (hsl_pkg)

항목	값
DQ / DBI / RED / ECC	8 / 1 / 1 / 2 → 데이터 핀 10 + ECC 핀 2
CA	행 CA 13 bit {cmd, bank, row} · 열 CA 10 bit {cmd, bank, col, ap}
Strobe	WDQS (쓰기) · RDQS (읽기, CK + tDQSCK)
버스트	BL 4, beat-major (beat 0 = 첫 UI)
Bank · Row · Col	4 (bank group 2 × 2) · 8 bit · 4 bit
호스트 주소	14 bit 워드 주소, XOR 맵 (bank = a[5:4] ^ a[7:6])
데이터 폭	32 bit = DQ_W × BL, 컨트롤러 클럭당 버스트 하나
목표 데이터율	3.2 Gb/s/DQ → raw 3.2 GB/s
클럭	컨트롤러 1.25 ns (800 MHz) · PHY 0.625 ns (1.6 GHz)

클럭 구조 (docs/e12_clocks.md 대조표로 문서 · pkg · TB · SDC 일치 확인)

```
CK              = 3.2 Gb/s ÷ 2    = 1.6 GHz (625 ps)
Controller      = CK ÷ 2          = 800 MHz (1250 ps)
beats_per_burst = BL ÷ DDR_BITS   = 2  → PHY beat 20 bit (2 UI × 10핀)
// RDQS: 위상이 정해지지 않은 세 번째 클럭, 읽기 FIFO로만 넘어감
```

DRAM 타이밍 (컨트롤러 클럭, dram_pkg)

규칙	값	담당 블록
tRCD · tRP · tRAS · tRC	3 · 3 · 6 · 9	mc_bank (bank별)
tRTP · tWR	2 · 2	mc_bank
tCCD_S / L · tRRD_S / L	1 / 2 · 2 / 3	mc_chan (bank group별)
tWTR_S / L · tRTW · tFAW	2 / 4 · 4 · 8	mc_chan
tRFC · tRFCpb · tREFI	12 · 8 · 64	mc_refresh (tREFI / 4마다 REFpb)
WL	1	mc_resp (WR 다음 클럭 쓰기 데이터)

기능 요구사항 및 Pass 기준

- 트레이닝: RESET → CKE → MRS → ZQCAL → WRLVL → RDLVL → DESKEW → WRTRAIN → MISSION (상태 순서만, MRS · ZQ 명령 미발행). 요청 포트는 MISSION · phy_en일 때만 open
- 응답은 요청 순서, 쓰기는 posted. 핀의 명령 간격은 dram_pkg 규칙 이상 (채널 모델이 핀에서 검사)
- 루프백 RD는 마지막 쓰기 버스트 반환. DQ 레인 1개 고장은 spare(RED)로 repair
- 전력 · 신뢰성: CKE는 RESET에서만 0, 쓰기 beat가 없으면 TX 0, DBI DC · AC, 에러 카운터 16'hFFFF 포화
- Pass 기준: 체크별 PASS / FAIL, [ALL] PASS 외에는 non-zero exit, 타임아웃 · X는 FAIL

주요 설계 결정: Clock 구조 · Controller 재사용 · DFI 경계

결정별 근거와 Trade-off 기록 (README 설계 결정, docs/02_architecture.md)

결정	근거	Trade-off · 후속 조치
클럭: 단일(A) → 컨트롤러 1 : PHY 2(B). RTL UI 직렬화(C)는 채택하지 않음	핸드셰이크 · 뱅크 타이밍 선 검증 후 CDC 도입. UI 직렬화는 아날로그 PHY 영역	클럭 1개 추가 · CDC 리스크 → Gray FIFO, E12 클럭 대조표
컨트롤러는 Mini DRAM Controller v4 동일 파일 사용, DFI 형태 신호로만 연결	원 저장소에서 600만 요청 랜덤 회귀 · 독립 타이밍 체커로 검증. 본 칩은 경계 · 칩 레벨 검증에 집중	수정은 원 저장소에 우선 반영(ModelSim 캐스트, q_empty). RD_PIPE 4가 PHY 왕복 지연으로 제한
읽기 지연 비고정, rddata_valid로 통지	RDQS 캡처 + Gray FIFO 지연이 RDQS 위상에 따라 약 1클럭 변동. 컨트롤러가 진행 중 RD 수 카운트	DFI tphy_rdlat 같은 고정 지연 계약 없음. 읽기 반환 FIFO는 왕복 지연만큼의 깊이 필요
TX 기어는 동기식(E1 엣지), RX는 RDQS → Gray FIFO만	clk_phy는 PLL 기준 컨트롤러 클럭과 위상 정렬 → 핸드셰이크 없이 매 클럭 1워드	이전 토글 핸드셰이크 기어박스는 3클럭당 1워드
레인 리페어는 shift 방식 (고장 핀부터 상위 레인을 RED 방향으로 1칸 이동)	핀별 2:1 mux로 배선이 인접 핀까지만 필요. 치환 방식은 전 레인에서 spare까지 경로 필요	양단(PHY, DRAM) 설정 일치 필요
리셋: CSR은 rst_sync_n, 데이터패스는 rst_sync_n & ~soft_rst	CSR까지 soft reset에 포함하면 soft_rst 비트가 다음 클럭에 자체 clear	리셋 도메인 2개
CSR 읽기 데이터 레지스터화	칩 STA에서 cfg_addr → cfg_rdata 조합 feedthrough가 −0.174 ns	읽기 1클럭 지연

클럭 구조 후보 (v0.1에서 비교)


	구조	판단
A	단일 클럭, 버스트 단위	v0.1 출발점
B	컨트롤러 1 : PHY 2, 기어 + FIFO	E7에서 전환, 현재 적용
C	RTL에서 UI 직렬화	미채택 (아날로그 영역)

경계 우선 정의

- 디지털: 핀 논리값 · enable, 핸드셰이크, CDC, 리셋, DFT 관측점
- 아날로그 · 풀커스텀: 드라이버, 샘플러, VREF, ZQ, 지연선, 클럭 스파인
- 핀 너머 DRAM은 TB 채널 모델(dram_channel_behav): 프로토콜 · 타이밍 검사, 배열, spare, 레인별 eye
- custom HBM 전제: 컨트롤러가 base die에 위치. 표준 HBM(HBM3E까지)에서는 Host SoC 측

Top 구조: Controller · PHY · DFT / DFD · Control

rtl/top/hsl_base_die_lite.sv · RTL 35개 모듈 · 클럭 3개(clk 800 MHz, clk_phy 1.6 GHz, RDQS) · 블록명은 RTL 인스턴스명 기준



- **포트**: req_* 14 bit 워드 주소. 요청 포트는 mission_mode && phy_en일 때만 열리고, 레인 BIST · MBIST 동작 중에는 해당 엔진이 포트와 응답을 점유. **핀**: CK · RCA 13 · CCA 10 · DQ / DBI / RED beat + ECC 2 · WDQS / RDQS. **사이드밴드**: rx_dly_code(지연선), rep_tab(spare), fz_*(fuse)
- **리셋**: CSR과 1500 포트는 rst_sync_n, 나머지는 rst_logic_n = rst_sync_n & ~soft_rst, RDQS 도메인은 u_rst_rdqs(RDQS로 해제, RDQS 연속 토글 채널 모델 전제). deskew(0–4 tap)는 데이터 경로 미연결, 블록 테스트만 수행

Memory Controller: Mini DRAM Controller v4 DFI 형태 연동

rtl/mc/ = 원 저장소 동일 파일(로직 44a0bb3, 헤더 주석 422036a) · 이전 in-order MC(hsl_mc_top · scheduler · bank FSM)는 0193c04에서 교체

모듈 (mem_ctrl)

모듈	역할
mc_queue ×2	읽기 8 · 쓰기 8, 큐 내 age matrix, 주소 비교(RAW forwarding, WAR 보류)
mc_xage · mc_wdrain	두 큐 간 age · 쓰기 배치(WR_HI 6 / WR_LO 2)
mc_bank ×4	열린 row, tRCD · tRP · tRAS · tRC · tRTP · tWR, auto-precharge, RAA
mc_chan	bank group별 tCCD · tRRD · tWTR (S / L), tFAW · tRTW · tRFC
mc_refresh	per-bank refresh: tREFI / 4마다 REFpb 1개, 4개 누적 시 트래픽보다 우선
mc_sched	매 클럭 행 명령 1개 + 열 명령 1개, FR-FCFS, starvation guard, RFM
mc_resp	tag, 읽기 반환 FIFO(RD_PIPE 4), 쓰기 데이터 파이프, in-order 응답

2단계 검증 구조

- 컨트롤러 저장소: 랜덤 회귀 1,200회 · 600만 요청, 빌드 16개, 독립 bind 타이밍 체커(규칙 18 + 프로토콜 10), 참조 메모리 스코어보드 (MDC ab9d522)
- 본 칩: 채널 모델이 핀에서 프로토콜 · 동일 뱅크 타이밍 검사. tRCD + 1 변이(mutation) 모델에서 1,162건 검출 (0193c04)
- 스코어보드: 회귀 전체에서 호스트 요청 4,791개, 읽기 1,720개 비교, 불일치 0 (e61e90d)

DFI 형태 경계 (mem_ctrl ↔ hsl_phy_mis)

신호	방향	의미
dram_rcmd · rbank · row	MC → PHY	행 버스: ACT · PRE · REFpb. 다음 클럭 pin_rca
dram_ccmd · cbank · col · ap	MC → PHY	열 버스: RD · WR (+ AP). 다음 클럭 pin_cca
dram_wdata_en · wdata	MC → PHY	WR 뒤 WL 1 클럭
dram_data_valid · rdata	PHY → MC	지연 비고정, 순서 보장
q_empty	MC → DFT	큐 empty: BIST가 핀 경유로 읽도록

Pin-level 결과 (T2 · T3 · T12, e61e90d)

- bank 1 명령 간격: ACT → WR 3, WR → PRE 4, PRE → ACT 3, ACT → RD 3 클럭. 모두 해당 규칙의 최소값
- idle 256클럭: bank별 REFpb 4회 (tREFI 64)
- 랜덤 2,000 요청: 읽기 984개 일치, row hit 35%, 쓰기 큐 응답 읽기 15개, DFI 데이터 버스 32.9%
- WR 16 + RD 16 한 row: 이전 in-order MC 162 → 81 클럭
- Bottleneck: RD in-flight 최대 4개(RD_PIPE), PHY 왕복 8클럭 → 읽기 32개 97클럭

Mission PHY 데이터패스: CA 핀 · 1.6 GHz Beat · RDQS 캡처

hsl_phy_top · hsl_phy_mis · 컨트롤러 클럭당 버스트 1개(4 UI × DQ 8) = DQ당 3.2 Gb/s · UI 직렬화 · 지연선은 아날로그 영역 (6a5a4ce)

클럭 단위 동작 흐름

```
cycle t : 컨트롤러가 행 명령 · 열 명령 선택 → t+1에 pin_rca, pin_cca (1클럭 지연)
WR      : t+1 wrdata_en (WL 1) → DBI → lane shift(4 심볼) → tx_word − E1 −▶ beat0 (UI0, UI1) − E0 −▶ beat1 (UI2, UI3) + WDQS
ECC     : 원시 워드를 tx_word와 같은 엣지에 레지스터(tx_raw) → E1까지 반 클럭 안에 인코드 → ECC 핀 beat도 같은 기어로
RD      : DRAM − RL −▶ beat0, beat1 on RDQS −▶ 캡처 플롭(RDQS) −▶ Gray FIFO −▶ clk −▶ unshift −▶ DBI 복원 −▶ 레지스터 −▶ ECC 디코드 −▶ rddata_valid
loopback: RD를 핀으로 발행하지 않고 마지막 쓰기 버스트(lb_hold)로 응답
```

핀 (hsl_base_die_lite 포트)

핀	폭	내용
pin_ck	1	clk_phy를 ck_en으로 게이트 (phy_en일 때만)
pin_rca	13	{cmd 3, bank 2, row 8}
pin_cca	10	{cmd 3, bank 2, col 4, ap}
DQ beat	10 핀 × 2 UI	{RED, DBI, DQ[7:0]}, clk_phy beat 둘
ECC	2 핀 × 2 UI	검사 비트 7 + 0, DBI · 리페어 미적용
WDQS · RDQS	1 · 1	쓰기 '01' 패턴 · 읽기 = CK + tDQSCK

클럭 · 경계 설계

- TX 기어는 동기식: 컨트롤러 엣지 반 주기 후 PHY 엣지(E1)에서 워드 수신 → beat 2개로 분할. E1은 컨트롤러 토글을 PHY 클럭으로 비교해 검출(FF 1개)
- RX: 채널 모델이 RDQS 하강 엣지에 beat 출력, RDQS 상승 엣지에 캡처. 40 → 48 bit 깊이 4 Gray FIFO로 clk 도메인 전달. RDQS 도메인 리셋은 RDQS로 해제(u_rst_rdqs, RDQS 연속 토글 전제)
- CK는 ck_en(clk_phy 하강 엣지에서 phy_en 샘플)으로 게이트: phy_en = 0이면 0 (MISSION 여부와 별개)

PHY 블록 면적 (e61e90d 칩 넷리스트, μm²)

블록	면적
phy_mis · cdc_fifo · tx_gear	3,860 · 1,685 · 395
ecc · lane_shift ×2 · dbi · phy_top	1,952 · 354 · 320 · 306
PHY digital 합계 (FF 910)	8,873 (17%)

Reset · Training FSM · Request Port Gating

비동기 assert · 2-FF 동기 deassert · FSM은 done 펄스 대기 · 요청 포트는 MISSION + phy_en, 테스트 엔진 동작 중에는 엔진이 점유

rtl/top/hsl_rst_sync.sv · hsl_base_die_lite.sv

```
always_ff @(posedge clk or negedge rst_ni)
  if (!rst_ni) sync_r <= 2'b00;
  else       sync_r <= {sync_r[0], 1'b1};  // 해제는 2클럭 뒤
assign rst_no = sync_r[1];
assign rst_logic_n = rst_sync_n & ~soft_rst;  // CSR · 1500은 rst_sync_n
// PHY: u_rst_rdqs가 동일 동기화기를 RDQS로 (캡처 플롭 · FIFO 쓰기측)
```

rtl/ctrl/hsl_training_fsm.sv

```
TR_RESET:   if (train_start) state <= TR_CKE;
TR_CKE:     state <= TR_MRS;
TR_MRS:     state <= TR_ZQCAL;
TR_ZQCAL:   if (zq_done)     state <= TR_WRLVL;
TR_WRLVL:   if (wrlvl_done)  state <= TR_RDLVL;
TR_RDLVL:   if (rdlvl_done)  state <= TR_DESKEW;
TR_DESKEW:  if (deskew_done) state <= TR_WRTRAIN;
TR_WRTRAIN: state <= TR_MISSION;
assign cke = (state != TR_RESET);  // CKE는 RESET에서만 0
```

- **TB는 리셋을 negedge에서 해제**: posedge와 동시 해제 시 첫 싱크 플롭과 race로 1클럭 조기 해제 (이슈 B, edb139a)
- **train_bypass**가 case보다 우선: 1클럭 후 MISSION. RDLVL 상태는 done 펄스 대기, 읽기 레벨링은 MISSION에서 CSR로 수행

rtl/top/hsl_base_die_lite.sv · 요청 포트

```
assign port_open    = mission_mode && phy_en;
assign mc_req_valid = port_open && (tp_busy ? tp_req_valid : req_valid);
assign mc_req_addr  = tp_busy ? tp_req_addr : req_addr;
assign mc_rsp_ready = tp_busy ? 1'b1 : rsp_ready;
assign req_ready    = port_open && !tp_busy && mc_req_ready;
assign rsp_valid    = mc_rsp_valid && !tp_busy;
// tp_* = 레인 BIST 또는 MBIST (hsl_dft_top이 하나만 선택)
```

포트 차단 조건 및 근거

- PHY off 시 RD 응답 수신 불가 → 포트 자체를 close. 루프백은 컨트롤러 idle 시에만 변경. PHY는 off 후 soft reset을 거쳐 재활성: off 동안 refresh의 PRE · REFpb가 핀에 출력되지 않아 뱅크 상태 불일치 (5a24f07)
- 엔진 동작 중 응답은 엔진이 전부 수신(rsp_ready 1). 호스트 idle · 응답 수신 완료 상태에서 시작(칩은 미검사)
- 두 엔진 start 중첩 시 보류 후 포트가 비면 실행, 레인 BIST 우선. 폐기 시 읽기 레벨링이 BIST busy 대기 중 Hang. 대기 중 CSR은 busy · 대기 비트, done · pass 0 (리뷰, e61e90d)
- 포트 close 상태에서 start 시 엔진이 req_ready 무한 대기 → 즉시 done · refused 처리 (리뷰, 3d596a4, T13)
- SMOKE: MISSION이어도 phy_en = 0이면 포트 close, 응답 차단 시 요청 15개(tag 16개 중 진행 중 한도)에서 ready 0

CA Pin Register 및 동기식 2:1 TX Gear

명령은 1클럭 레지스터 후 핀 출력 · 워드는 E1 엣지에서 수신해 beat 2개로 분할, 핸드셰이크 없이 매 클럭 1워드 (6a5a4ce)

rtl/phy/hsl_phy_mis.sv · CA 핀 (발췌, 신호 이름 줄임)

```
// 행 · 열 버스를 한 클럭 레지스터로 (코드는 dram_cmd_e 그대로)
rca <= {rcmd, rbank, row};        // 13 bit
cca <= {ccmd, cbank, col, ap};    // 10 bit, row 없음
// RD 추적: 핀으로 나간 RD마다 그 bank의 열린 row로 호스트 주소
if (cca[CCA_W-1 -: 3] == 3'(CMD_RD))
  rdq[rdq_w] <= host_addr(bank, open_row[bank], col);
```

rtl/phy/hsl_tx_gear.sv (발췌: 리셋 · dout_valid 생략)

```
always_ff @(posedge clk_ctrl) ctog <= ~ctog;     // 컨트롤러 토글
wire mid = (ctog != ctog_q);                     // 이 PHY 엣지가 E1
always_ff @(posedge clk_phy) begin
  ctog_q <= ctog;
  if (mid) begin dout <= din_valid ? din[W/2-1:0] : '0;   // beat0
                 hi   <= din[W-1:W/2]; hi_v <= din_valid; end
  else      begin dout <= hi_v ? hi : '0; hi_v <= 1'b0; end // beat1
end
```

동기식 기어 전환 배경

- 이전 토글 핸드셰이크 기어박스(hsl_gearbox): req · ack 2-FF 왕복으로 3클럭당 1워드 → 목표 대역폭 달성 불가
- clk_phy는 PLL 기준 clk와 위상 정렬 → 반 주기 후 PHY 엣지 수신으로 고정 지연 단일 경로. STA는 clk → clk_phy 반 주기 경로로 분석
- 쓰기 beat가 없으면 0 출력으로 TX 핀 idle 유지 (전력 규칙)

결과

항목	값
E7 블록: 워드 2개 → 연속 beat 4개	C3D4 · A1B2 · 7788 · 5566
T12: WR 16 + RD 16 (bypass framer 대비)	bypass 207 → mission 162 클럭 (6a5a4ce)
동일 트래픽, v4 컨트롤러	81 클럭 (ffc073d)
hsl_tx_gear 면적	325 μm² · FF 44 (블록, 6a5a4ce)
clk → clk_phy 반 주기 경로	ECC 인코더 포함 +0.044 ns (e61e90d)

RDQS → clk Gray FIFO 및 CDC Constraint

포인터는 소스 클럭 Gray 플롭 출력만 전달 · 크로싱은 false path가 아닌 set_max_delay · 비동기 clock group 미사용

rtl/phy/hsl_cdc_fifo.sv (발췌)

```
// wgray (clk_w) -> wptr_g_s1 -> wptr_g_s2 (clk_r)
always_ff @(posedge clk_w or negedge rst_w_n)
  wbin  <= wbin_next;
  wgray <= bin2gray(wbin_next);   // 크로싱되는 유일한 쓰기측 값
always_ff @(posedge clk_r or negedge rst_r_n)
  wptr_g_s1 <= wgray;             // crossing
  wptr_g_s2 <= wptr_g_s1;
assign rd_empty = (rgray == wptr_g_s2);
assign wr_full  = (wgray == {~rptr_g_s2[AW], ~rptr_g_s2[AW-1],
                             rptr_g_s2[AW-2:0]});
// 합성 뒤: Gray MSB = binary MSB라 wgray[AW]는 wbin[AW]와 한 플롭
```

syn/constraints/hsl_base_die_lite.sdc (발췌)

```
create_clock -name rdqs -period $phy_period [get_ports pin_rdqs]
# 소스 셀(wgray*)이 아니라 소스 클럭: 합쳐진 MSB 플롭까지 묶음
set_max_delay $phy_period \
  -from [get_clocks rdqs] \
  -to   [get_cells u_phy/u_mis/u_rx_fifo/wptr_g_s1*]
set_max_delay $ctrl_period \
  -from [get_cells u_phy/u_mis/u_rx_fifo/mem*] \
  -to   [get_clocks clk]
```

설계 규칙 및 근거

- 조합 XOR(bin2gray) 출력이 크로싱되면 다중 비트 변화 순간의 glitch가 첫 싱크 플롭에 캡처될 수 있음 → Gray는 플롭 출력으로 전달 (리뷰, d1f8e2b)
- false path는 해당 경로 지연을 STA 분석에서 제외 → Gray 1단계 비트가 1주기 내 도달하도록 set_max_delay. 소스 클럭 기준 제약: Gray MSB = binary MSB로 합성이 두 플롭을 병합해 셀 패턴이 해당 비트를 누락 (리뷰, e61e90d)
- 비동기 clock group은 max_delay를 덮어써 false path화하므로 미사용. RDQS 도메인 출력 경로는 FIFO뿐
- 리셋도 도메인별 분리: 쓰기측 rst_w_n은 RDQS 동기 해제(u_rst_rdqs), 읽기측 rst_r_n은 clk 동기 (리뷰, 3d596a4). RDQS 연속 토글 채널 모델 전제: 실제 RDQS(읽기 구간만 토글)는 clk측 해제 + DQS gating 필요

칩 STA (e61e90d, OpenSTA 3.1, Ideal Clock)

검사	결과
Gray 포인터 크로싱 (세 비트)	최대 0.112 ns / 0.625 ns
FIFO 데이터 → clk	0.402 ns / 1.25 ns
rdqs 도메인 (pin_rx_dv → 버스트 레지스터)	slack +0.106 ns
RDQS 리셋 recovery · removal	+0.499 ns · −0.048 ns (CTS 뒤 hold 수리)
T6 블록: 두 클럭 간 3 word	순서 유지, rd_empty 정상

- **STA Flow 이슈**: 플롭 이름과 SDC 패턴 불일치로 제약 미적용(경고만, 8af801b) · 합성이 Gray MSB 플롭을 병합해 해당 비트 제약 누락(경고 없음, e61e90d) → p.19

DBI · Shift 방식 Lane Repair · Lane BIST

DBI-DC / AC는 CTRL[6]로 선택(p.21) · 논리 레인 9개 {DBI, DQ}를 핀 10개 {RED, DBI, DQ}에 매핑 · BIST는 컨트롤러 요청 포트 경유 (0cae795)

rtl/phy/hsl_lane_shift.sv (고장 핀 k, 식으로 요약)

```
//   P[i] = L[i]     i < k
//   P[k] = 0
//   P[i] = L[i-1]   i > k      (RED가 L[8] = DBI를 받음)
// RX: L[i] = (i < k) ? P[i] : P[i+1]
assign tx_p[i] = (k > i) ? tx_l[i] :
                 (k < i) ? tx_l[i-1] : 1'b0;   // 핀마다 2:1 mux
assign rx_l[i] = (k > i) ? rx_p[i] : rx_p[i+1];


lane 3 고장   DQ0 DQ1 DQ2 DQ3 DQ4 DQ5 DQ6 DQ7 DBI RED
              L0  L1  L2  --  L3  L4  L5  L6  L7  L8
```

레인 BIST (hsl_lane_bist)

- 요청 포트로 단일 bank · row의 컬럼 0–15에 PRBS7 16워드 쓰기 → q_empty 대기 → 재읽기 후 DQ 레인별 비교, sticky 기록
- q_empty 대기 이유: 쓰기 큐 잔류 주소를 읽으면 컨트롤러가 큐에서 응답해 링크 미경유 (통합 이슈, 0193c04)
- 주소는 CA 핀 경유로 DQ 고장과 분리. 포트 close 상태 start는 즉시 done · refused (LANE_BIST[21])
- 한계: DBI 핀 고장은 DBI off 시 양방향 반전 상쇄로 미검출 → boundary scan 필요(1500 WBR 미구현)

T10: 검출 → 재매핑 → 재검사 (e61e90d)

단계	동작	결과
검출	LANE_BIST start, 링크 핀에 stuck-at 주입	16 / 16 (DQ 8 × 0 / 1), 해당 레인 정확 검출
재매핑	REMAP에 해당 핀, DRAM 측은 TB가 모델 입력으로	
재검사	BIST 재수행	16 / 16 PASS
트래픽	lane 5 stuck-at-1 리페어 + DBI-AC	쓰기 · 읽기 16개 일치
한계	spare 1개: lane 2 · 6 동시 고장	에러 0x44, 단일 비트 0

면적 (블록, Nangate45 typical)

블록	μm²	FF	지연
hsl_lane_shift (TX + RX)	61	0	0.227 ns
이전 치환 방식 × 4 beat (TX만, 4d38ae9)	143	0	0.177 ns
hsl_lane_bist (0193c04)	630	54	0.740 ns
hsl_dbi DC + AC mux 체인 (e30ea96)	289	0	0.882 ns

- **T7 핀 값**: lane 3이면 FF → 핀 1F7(DQ3 미사용, DBI 핀이 DQ7, RED가 DBI), lane 8이면 DBI가 RED로(200)

Read Leveling: Delay Code Sweep 기반 Eye Center 탐색

디지털은 레인별 지연선 코드(0–31, rx_dly_code)만 출력, 지연선 · 샘플러는 아날로그 영역 · 판정은 레인 BIST 재사용 (381dd5b)

rtl/phy/hsl_rd_train.sv

```
// 모든 레인에 같은 코드 c = 0 … 31, 코드마다 레인 BIST 한 번
if (!bist_lane_err[li]) begin
  if (cur_len[li] == 0) cur_lo[li] <= code;
  cur_len[li] <= cur_len[li] + 1;
  if (cur_len[li] + 1 > best_len[li]) begin
    best_lo[li]  <= (cur_len[li] == 0) ? code : cur_lo[li];
    best_len[li] <= cur_len[li] + 1; end
end else cur_len[li] <= 0;
// 끝: trained = lo + (len - 1) / 2, len < 2인 레인이 있으면 ok = 0
```

채널 모델의 eye

- 레인별 eye [lo, hi]: 코드가 구간 내면 자기 UI, 이전이면 이전 UI, 이후면 다음 UI를 읽음 (버스트 외 0)
- 판정은 레인 BIST에 위임, 본 블록은 스윕 · 구간 추적만 수행. 32 코드 × BIST 1회
- MISSION에서 CSR RDTRAIN으로 시작(요청 포트가 MISSION에서만 open, close 시 즉시 refused, 기존 학습 값 유지, e61e90d). 쓰기 방향 레벨링 미구현

T11 결과 (e61e90d, 고정 eye 회차)

레인	eye [lo, hi]	학습 코드	기본 코드 16에서
0	[3, 9]	6	BIST 실패
1	[9, 17]	13	통과
2	[18, 25]	21	BIST 실패
3	[6, 17]	11	통과
4	[20, 25]	22	BIST 실패
5	[1, 10]	5	BIST 실패
6	[12, 16]	14	통과
7	[15, 25]	20	통과

- **학습 전**: BIST가 레인 0 · 2 · 4 · 5(0x35)를 정확히 FAIL 표시. **학습 후**: BIST PASS, 호스트 트래픽 읽기 16개 일치
- **랜덤 eye 회차**도 8레인 eye 시작 · 폭 · 중앙 코드가 정확. 닫힌 eye는 ok = 0

hsl_rd_train (Nangate45)	μm²	FF	최대 경로
블록 (381dd5b)	2,551	228	0.707 ns
칩 넷리스트 (e61e90d)	2,680	229	

검증 환경 및 Test List

tb_hsl_smoke(칩 + 채널 모델) 내 tb_hsl_blocks(블록 인스턴스)까지 단일 회귀로 수행 · [ALL] PASS 외에는 non-zero exit

ID	대상	확인 내용
SMOKE	칩 기본	ID · VERSION · TIMING, 미정의 주소 0, 리셋 직후 핀 · ready 0, phy_en 미설정 시 포트 close, tag 15에서 ready 0, soft reset
T1	트레이닝 FSM	순서 진행, 대기 상태는 done 펄스까지 유지
T2	핀의 DRAM 명령	행 · 열 CA 코드와 간격이 규칙 최소값, idle 256클럭에 bank별 REFpb 4회
T3	랜덤 트래픽	요청 2,000개(읽기 · 쓰기 무작위, 응답은 4클럭 중 3클럭만), 읽기 984개 일치
T4	posted · forwarding	쓰기는 다음 클럭 응답, 직후 읽기는 쓰기 큐에서 응답 (핀 RD 없음)
T5 · T9	DBI DC · AC	핀 beat 값, 직렬 참조 모델 · 이항분포 기대값, 읽기 DBI 복원
T6 · E7	CDC FIFO · TX 기어	두 클럭 간 3 word 순서, 워드 2개 → 연속 beat 4개
T7 · T10	레인 리페어 · BIST	shift 핀 값, stuck-at 16/16 검출 · 복구, 두 레인 수리 불가
T8	PRBS · 루프백	ERRCNT, 루프백 RD가 마지막 쓰기 버스트 반환
T11 · T12	읽기 레벨링 · mission	eye 중앙 코드, 지연 · 대역 측정, 채널 모델 오류 0, RDQS 도메인 리셋 해제
T13–T17	DFT / DFD	MBIST · repair · ECC · DFD · 1500 포트, 포트 close 시 거절, 대기 start 표시, trigger source (p.23–28)
E9 · E11	deskew · PRBS seed	tap 0 통과 · tap 2 지연, seed 5A 첫 비트 1 · seed 0 무시

tb_hsl_smoke 구조

```
dut       hsl_base_die_lite (수정 없음)
u_dram    dram_channel_behav
          핀 프로토콜 · 동일 뱅크 타이밍
          쓰기 데이터 전 RD · WDQS 검사
          배열 · spare · eye · 고장 주입
ref mem   호스트 응답 스코어보드
fuse      OTP 모델 (리셋에도 유지)
u_blocks  tb_hsl_blocks (블록 인스턴스)
```

Pass 판정 규칙

- 체크별 PASS / FAIL, 1개라도 실패 시 [ALL] FAIL (n) 및 non-zero exit. 타임아웃도 FAIL
- 비교는 !== · ===: X · Z는 FAIL
- 채널 모델 오류 카운터(프로토콜 · 타이밍 · 쓰기 전 RD · WDQS)는 회귀 종료 시 [CH] 줄에서 모두 0 (5a24f07, 이전에는 T12까지만)
- Verilator 5.052와 ModelSim-Altera 10.1d에서 동일 회귀 수행

Regression 및 Coverage 결과

23 / 23 PASS (Verilator 5.052 · ModelSim-Altera 10.1d) · Line 96.9% · Branch 91.5% · Toggle 80.2% · commit e61e90d

sim/run_smoke.sh 출력 (Verilator, e61e90d) · PASS 줄은 실행 순서 2열 배치, 긴 줄은 분할

```
[T7] unit PASS      [T7] PASS
[E9] PASS           [T8] PASS
[E11] prbs PASS     [T9] PASS
[E7] PASS           [T10] PASS
[T6] PASS           [T11] PASS
[SMOKE] PASS        [T12] PASS
[T9] unit PASS      [T13] PASS
[T1] PASS           [T14] PASS
[T2] PASS           [T15] PASS
[T3] PASS           [T16] PASS
[T4] PASS           [T17] PASS
[T5] PASS


// 측정 줄 몇 개
[T2] 256 idle cycles: REFpb per bank 4 4 4 4 (tREFI 64)
[T3] 2000 requests (984 reads) in 6033 cycles; DFI data bus busy 32.9%
     (1016 WR, 969 RD bursts)
[T10] stuck-at on 8 DQ lanes x {0,1}: found 16/16, repaired 16/16;
      two lanes flagged not repairable
[SB] 4791 host requests, 1720 reads compared
     against the reference memory
[ALL] PASS
```

모듈별 Coverage (rtl/ 35개, 인스턴스 합산)


모듈	Line	Branch	Toggle
mem_ctrl · queue	100	100	86.3 · 81.1
mc_bank	100	88.5	86.2
mc_sched	91.9	62.5	81.5
mc_resp	80.0	100	100
phy_mis · ecc	100	100	77.5 · 79.0
cdc_fifo	100	100	66.2
dbi	100	75.0	100
rd_train	93.3	92.3	86.3
csr · w1500	100 · 100	100 · 95.8	71.7 · 68.6
mbist · bira	96.9 · 91.2	89.6 · 90.6	81.4 · 87.2
dfd	100	96.7	74.2
deskew · err_cnt	100 · 100	83.3 · 100	23.4 · 47.6
전체	96.9	91.5	80.2

미도달 영역

- 컨트롤러 branch Hole 대부분은 본 칩 미사용 파라미터 경로(all-bank refresh, close page, 버스 하나, FCFS). 컨트롤러 저장소에서 빌드 16종으로 검증
- 실제 Hole: starvation 우선(160클럭), RFM, 밀린 refresh 카운터 포화, 읽기 레벨링 일부 else
- dfd · err_cnt line 100%: T16이 trigger source 전체와 ERRCNT clear 경로 수행 (3d596a4, 이전 75 · 66.7%)
- toggle 저조 영역: deskew 23%(블록 테스트만), err_cnt 48%(카운터 상위 비트 미도달)
- 이전 in-order MC(4feb39f) 87.5 / 96.6 / 56.6% → T3 랜덤 주소 · 데이터로 toggle 상승

T4 파형: Posted Write · Write Queue Forwarding · Pin RD 및 RDQS 반환

Verilator VCD, commit 0193c04 (중간 idle 7.1 ns 생략) · 신호명은 RTL 계층 기준



- ① 쓰기 요청(호스트 1D1 = bank 2, row 07, col 1) 수락 다음 클럭에 응답 (posted)
- ② 직후 동일 주소 읽기는 쓰기 큐에서 A5A5_5A5A로 응답, pin_cca에 RD 없음. 동일 클럭 ACT b2 r07
- ③ tRCD 3클럭 후 WR b2 c1, 다음 클럭 wrdata_en, TX beat 2개(5A 5A A5 A5)와 WDQS. 그 사이 REFpb b0 · b1
- ④ 쓰기 발행 후 재읽기 시 RD b2 c1이 핀으로 출력
- ⑤ RDQS beat 2개가 Gray FIFO를 거쳐 핀 RD 6클럭 후 rddata_valid, 요청 9클럭 후 응답 (ECC 단계 추가 전, 현재 7 · 10)

Pin-level Latency · Bandwidth 측정 및 Bottleneck 분석

T2 · T3 · T12 · 채널 모델 카운터 (commit e61e90d, ECC 읽기 단계 포함) · 이전 in-order MC 수치는 동일 트래픽 기준 비교

항목	현재	이전 · 비고
WR 16 → RD 16 한 row (첫 요청 → 마지막 응답)	81 클럭	in-order MC 162 (8af801b 77)
열린 row 읽기 1건: 요청 → 응답	10 클럭	ECC 단계 전 9
핀 RD → rddata_valid	7 클럭	ECC 단계 전 6
읽기 32개, bank group 2개	97 클럭	ECC 단계 전 76
랜덤 2,000 요청: DFI 데이터 버스 사용률	32.9%	6,033 클럭, row hit 35%
핀 명령 간격 ACT → WR · WR → PRE · ACT → RD	3 · 4 · 3	규칙 최소값

회귀 출력 (Verilator, 5a24f07) · 긴 줄은 분할, // 는 주석

```
[CH] channel model, whole run: 13297 ACT, 13289 PRE, 29914 RD, 31480 WR, 44418 REFpb;
     errors: protocol 0, timing 0, read before its write data 0, WDQS 0
[T3] at the pins: 1291 ACT, 1290 PRE, 969 RD, 1016 WR, 376 REFpb; row hits 35.0%;
     15 reads answered from the write queue
[T2] bank 1 at the pins: ACT +3 WR +4 PRE +3 ACT +3 WR |
     PRE +11 ACT +3 RD +3 PRE +3 ACT +3 RD
// [T2]의 PRE +11 ACT: 그 사이에 bank 1의 REFpb(tRFCpb 8)가 삽입되어
```

Bottleneck: 진행 중 RD 수

- 컨트롤러 RD in-flight 최대 4개(RD_PIPE), RD 1개는 발행 클럭부터 data_valid까지 슬롯 점유
- 컨트롤러 저장소 모델은 3클럭, 본 PHY는 8클럭(ECC 단계로 +1) → 읽기 전용 트래픽은 데이터 버스 50% 미만
- ECC 디코더 앞 레지스터 단으로 1클럭 추가 → 76 → 97
- 해결 방향: 읽기 반환 FIFO(RD_PIPE)를 PHY 왕복만큼 확장 (컨트롤러 저장소), 큐 · 스케줄러 변경 없음
- 800 MHz 미달은 별개 이슈: 컨트롤러 최대 459 MHz (p.19)

Issue Tracking: 원인 분석 및 조치

README 이슈 표의 주요 행 · 실습(E) · 재검증(A–E) · 통합 · STA · 리뷰 · 측정, 수정 항목마다 회귀 테스트 추가

ID	증상	원인	조치
E1	soft reset 유지 불가	CSR까지 soft reset에 포함되어 CTRL bit 0이 다음 클럭에 clear	CSR은 rst_sync_n만
E8	CDC 포인터 경로 타이밍 분석 누락	false path는 해당 경로 지연 미분석	set_max_delay, false path 금지
E11	고장이 PASS 또는 정상으로 판정	seed 0끼리 비교, 16 bit wrap-around	seed 0 무시, 카운터 포화
E12	PHY 주기 1248 ps · I/O delay 4.0 ns	반주기 정수 312 ps · 이전 10 ns 클럭의 40%	#312.5ps, 0.5 ns, 4곳 대조표
A · B	312.5 ps → 313 ps · 리셋 1클럭 조기 해제	timescale 1 ps · posedge 해제 race	100 fs 정밀도, negedge 해제 (edb139a)
D	큐 Hang (head 정체)	REF · 예약 opcode가 head에 오면 head_ok = 0	컨트롤러 교체로 해소 (0193c04)
E	리셋 없는 플롭 200개	큐 데이터 배열이 리셋 분기 밖	배열 분리, DFT 규칙 명시 (edb139a)
리뷰	Gray glitch 위험 · 루프백 RD · ModelSim	조합 Gray, 제약이 크로싱 경로를 벗어남, BANK_W'(gi) 캐스트	Gray 플롭, 제약 이동, lb_hold, localparam (d1f8e2b)
통합	이식한 컨트롤러 ModelSim 컴파일 실패	파라미터 폭 캐스트 21곳	컨트롤러 저장소에서 수정 · 회귀 후 반영 (44a0bb3)
통합	레인 BIST 링크 미경유 가능	쓰기 큐 주소 읽기는 큐에서 응답	q_empty 출력, 큐 empty 후 읽기 (0193c04)
STA	1.6 GHz 도메인 · CDC 제약 분석 누락	PLL empty shell → generated clock 단절 · 합성 플롭 이름 ≠ SDC 패턴	PLL 타이밍 스텁 · 레지스터 이름 부여 (8af801b)
측정	greedy BIRA가 수리 가능 맵 미해결	must-repair 후 greedy 선택이 이후 할당을 제한	spare 순서 탐색 (6c29d60)
리뷰	MBIST 중 읽기 레벨링 Hang	다른 엔진 busy 중 start 폐기	start 보류, 레인 BIST 우선 (f018966)
리뷰	DFD가 카운터 clear에 trigger	이벤트 = 카운터 변화라 clear(→ 0)도 이벤트	0이 아닌 새 값만 이벤트, T16 (3d596a4)
리뷰	RDQS 도메인 리셋 해제가 RDQS와 무관	캡처 · FIFO 쓰기측이 clk 동기 리셋으로 해제	RDQS 2-FF 동기화기, FIFO 리셋 분리 (3d596a4)
리뷰	포트 close 상태에서 시작한 엔진 busy 고착	엔진의 req_ready 무한 대기	start 시 포트 확인 → done · refused (3d596a4)
리뷰	Gray MSB 크로싱 CDC 제약 누락	합성이 Gray · binary MSB 플롭을 병합	소스 클럭 → 싱크 플롭 제약 (e61e90d)
리뷰	이전 결과 잔존 또는 소실 (대기 start · MBIST · 레벨링)	대기 상태 CSR 미표시 · start 시 첫 실패 미clear · 거절 시에도 eye 초기화	대기 비트 추가, start 시 clear, 거절 시 유지 · T13 (e61e90d)
리뷰	PHY off → on 시 열린 뱅크에 ACT, 회귀에서 미검출	PHY off 동안 refresh PRE · REFpb 핀 미출력 · 채널 검사 범위가 T12까지	재활성 전 soft reset, 회귀 종료 시 [CH] 검사 (5a24f07)

Chip Area: 블록별 분포 (Nangate45, Pre-layout)

bash syn/sta_chip.sh · Yosys 0.52 계층 유지 합성, ABC 1.25 ns 목표 Nangate45 typical 매핑, 팬아웃 버퍼 트리 (commit e61e90d)

블록	μm²	Cell	FF	비중	구성 (μm²)
Memory Controller	23,582	13,241	2,004	44%	쓰기 큐 5,431 · 읽기 큐 4,633 · resp 6,061 · sched 3,721 · bank ×4 1,411 · chan 689 · xage 609
PHY digital	8,873	4,132	910	17%	phy_mis 3,860 · ecc 1,952 · cdc_fifo 1,685 · tx_gear 395 · lane_shift ×2 354 · dbi 320
읽기 레벨링	2,680	1,470	229	5%	레인당 구간 추적 상태 27 FF × 8
DFT	9,217	4,774	829	17%	w1500 1,373 · mbist 3,117 · bira 1,980 · repair 1,155 · prbs 496 · lane_bist 428
SECDED 코덱	1,097	827	0	2%	인코더 ×3 (fuse 1, ECC 2) · 디코더 ×2
DFD	6,047	2,379	701	11%	trace 16 × 32 bit 플롭, 카운터 4개, MISR
CSR	2,007	1,026	165	4%	주소 26개, 읽기 mux와 읽기 데이터 레지스터
기타	260	148	8	0.5%	top (CSR 버스 mux) · training_fsm · rst_sync ×2 (clk, RDQS)
합계	53,763	27,997	4,846		

면적 변화 (동일 Flow, 측정 commit)

commit	μm²	FF	추가 항목
8af801b	32,184	2,801	STA Flow, v4 MC
6c29d60	39,225	3,351	MBIST · BIRA · fuse
14fec6e	53,316	4,808	ECC · DFD · 1500
3d596a4	53,651	4,846	리뷰 수정 (FF +38)
e61e90d	53,763	4,846	재검토 수정 (FF 동일)

해석

- 컨트롤러 저장소는 mem_ctrl만 flatten 합성해 18,912 μm². 본 칩은 블록별 분리를 위해 계층을 유지해 면적 증가
- ABC 실행 간 편차로 동일 RTL도 ±0.6% 내외 변동. SRAM 매크로 없음: 큐 · 응답 버퍼 · trace 모두 플롭
- 전력(mW)과 Sign-off slack은 미기재 (라이브러리 · 배선 근거 부재)

Chip STA: 3개 Clock Domain · CDC 및 Flow 선행 수정 사항

sv2v → Yosys → fanout_buffer.py → OpenSTA 3.1 + 저장소 SDC · Ideal Clock, Pre-layout: Critical Path 탐색 목적, Sign-off 아님 (e61e90d)

결과

클럭 · 검사	결과
clk_phy 1.6 GHz (0.625 ns)	+0.044 ns (ECC 인코더 반 주기)
rdqs (0.625 ns)	+0.106 ns
FIFO 크로싱 (set_max_delay)	Gray 세 비트 최대 0.112 / 0.625 · 데이터 0.402 / 1.25
clk 800 MHz, HSL 로직	모두 통과
clk 800 MHz, 컨트롤러	−0.930 ns · 2.18 ns = 459 MHz
hold · removal	−0.048 RDQS 리셋 · −0.017 rst_sync_n (CTS 후 수정)

수치 신뢰성 확보를 위한 Flow 수정 (8af801b · e61e90d)

증상	원인 → 조치
플롭 44개 unclocked	PLL empty shell → 타이밍 스텁 .lib (clk → clk_phy arc)
CDC 제약 셀 미적용	플롭 이름 _1234_ → 레지스터 이름 부여
리셋 recovery −27.7 ns	팬아웃 ~2,700 외삽 → 부하 16개마다 버퍼 트리
Gray MSB 제약 누락	합성이 Gray · binary MSB 플롭 병합 → 소스 클럭 기준 (e61e90d)

- **교훈**: 이름 불일치는 경고 1건, 플롭 병합은 경고 없이 CDC 경로가 제약에서 누락 → endpoint를 비트 단위로 확인
- **동일 컨트롤러, 다른 Flow**: 컨트롤러 저장소의 make ppa(mem_ctrl만 flatten, ABC 목표와 팬아웃 버퍼 없음)는 최소 주기 2.874 ns(reg2reg 2.831 + setup, 348 MHz)

STA 지적 경로 RTL 수정 (DFT · ECC 경로는 p.28)

경로	slack	조치
PRBS LFSR → 32단 XOR → DBI-AC → TX 워드	−0.136	PRBS 워드를 레지스터로 (REG_OUT)
cfg_addr → 읽기 mux → cfg_rdata	−0.174	읽기 데이터 레지스터
리셋 해제 → 클럭 게이트 enable	−0.049	enable 플롭 리셋 제거 (ICG 형태)
CTRL · REMAP → DBI-AC → TX 워드	−0.011	multicycle 2 (idle 시에만 변경)

Controller 800 MHz Timing 미달 원인 및 개선 방향

- Critical Path: 큐 bank → row hit · 후보 → refresh 차단 → FR-FCFS 선택 → ACT 결정 → 뱅크 타이머 갱신. 한 클럭 내 선택 · 전 타이머 갱신 루프(약 35단)
- Host 입력 → req_ready 조합 경로(쓰기 큐 forwarding, 읽기 큐 충돌 검사): −0.521 ns
- DFI 1 : 2: 400 MHz에서 클럭당 명령 슬롯 2개. 실제 컨트롤러 방식, 현 논리 깊이로 timing closure 가능 → 컨트롤러 저장소에서 진행
- 스케줄러 파이프라인: 다음 클럭 후보가 변하는 루프 구조로 speculative issue 필요. Host 경계 레지스터 슬라이스는 입력 feedthrough만 제거

PD Hand-off: Constraint · Placement · Clock / Reset Guide

docs/05_pd_guide.md · syn/constraints/hsl_base_die_lite.sdc · 수치는 E12 대조표로 문서 · pkg · TB · SDC 일치 확인

SDC (syn/constraints/hsl_base_die_lite.sdc)

제약	내용
clk	1.25 ns (800 MHz), 포트 clk
clk_phy	u_phy_clk 출력에 generated clock ×2 (0.625 ns), PLL 위치
rdqs	pin_rdqs에 0.625 ns. 출력 경로는 읽기 FIFO뿐, max_delay로 제약
ck_out	pin_ck에 generated clock (gating된 clk_phy)
I/O delay	컨트롤러 주기의 40% = 0.5 ns: req_* · rsp_* · CA 핀 · rx_dly_code · fz_* · rep_tab
CDC	소스 클럭 → 첫 싱크 플롭 0.625(Gray MSB 플롭 병합으로 셀 이름 대신 클럭 기준), FIFO 데이터 → clk 1.25. false path 아님
rst_n	false path (v0.1 단순화). RDQS 리셋은 동기화기 입력만 false path, 해제는 rdqs 기준 분석(RDQS 연속 토글 전제)
Quasi-static 설정	CTRL · REMAP → TX 워드 데이터 핀 multicycle 2

Placement · Clock

- PHY 핀 로직(CA 레지스터, TX 기어, RDQS 캡처 플롭, lane shift)은 Bump 측, CSR · FSM · DFT는 내측
- RDQS 캡처 · FIFO 쓰기측은 RDQS 핀 인접: rdqs slack +0.106 ns가 최소 margin 중 하나
- SRAM 매크로 없음: 컨트롤러 큐 · 응답 버퍼(FF 2,004)와 trace는 플롭. 실제 칩은 trace를 SRAM으로
- ECC 핀은 데이터 핀과 동일 바이트 그룹 · 동일 스트로브
- fuse 포트(fz_*)는 fuse(OTP) 매크로 인접, repair 표(rep_tab)는 배열 spare 측(core die 연결 TSV 영역)

Reset · DFT 규칙

- 동기화 리셋 fanout 약 4,650개: 배치 전 ideal network, P&R에서 트리 구성. OpenSTA 3.1은 set_ideal_network 미적용으로 Flow에서 버퍼 트리 삽입. 동기화기는 clk 1개, RDQS 1개
- 제어 상태는 전부 리셋, 큐 데이터 배열만 리셋 분기 외(DFT 규칙 명시). Scan chain · ATPG 미적용
- deskew 4 tap = 8 UI까지 레인 skew 허용 (데이터 경로 미연결, 블록 단위만)
- hold: removal −0.048 ns(RDQS 리셋 핀 85개) · −0.017 ns(rst_sync_n측 334개: CSR · 1500 포트), CTS 후 재검토

DBI-AC 추가: 전이 규칙 · Beat당 2:1 Mux Chain · Off / DC / AC 비교

CSR CTRL[6]로 DC · AC 선택 · AC는 직전 UI 바이트 대비 DQ 전이 4개 초과 시 반전 → UI당 DQ 전이 ≤ 4 (commit e30ea96)

두 규칙 및 beat 0 기준

- **DC**: beat의 1이 4개 초과 → 반전. high 핀 수 감소 (high 시 종단 전류가 흐르는 I/O)
- **AC**: 직전 UI 대비 DQ 전이 4개 초과 → 반전. 전이 수 감소 (종단 없는 짧은 채널의 스위칭 전력 · SSO)
- **beat 0**: 직전 UI와 비교. bypass framer에서는 WR 헤더(DQ[3:0] = col)가 해당 UI

rtl/phy/hsl_dbi.sv — AC 체인의 mux 1단 구현 (의사 코드)

```
// 직렬: beat마다 XOR → popcount → 비교 → 반전이 이어짐
r[b]   = pop8(beat[b] ^ beat[b-1]);   // 4 beat 병렬, beat[-1] = prev
inv    = inv ? (r[b] < 4) : (r[b] > 4); // b-1 반전 시 전이 = 8 - r
ac_inv[b] = inv;
// e30ea96: AC_SERIAL = 1이면 직렬 구조 (블록 TB가 두 구조 등가 확인)
```

hsl_dbi · Nangate45 typical (syn/ppa_block.sh)

구조	면적	Cell	입력 → 출력 지연
DC만 (4d38ae9)	130 μm²	101	0.449 ns
DC + AC, mux 체인 (기본)	289 μm²	224	**0.882 ns**
DC + AC, 직렬 (AC_SERIAL = 1)	301 μm²	229	1.822 ns

직렬 구조는 블록 단독으로 컨트롤러 주기 1.25 ns 초과. 칩 STA(8af801b)에서 쓰기 데이터 → DBI-AC → 레인 shift → TX 워드 경로 +0.130 ns로 통과.

UI당 전이 · high 핀 수 (DQ + DBI, T9 측정)

데이터 (측정 위치)	지표	off	DC	AC
PRBS7 · WR 254개 (칩 핀)	전이	4.01	4.08	**3.35 (−16%)**
	high	4.03	**3.31 (−18%)**	4.13
55 AA 55 AA · WR 254개 (칩 핀)	전이	7.00	7.00	**1.64 (−77%)**
랜덤 연속 스트림 (블록)	전이	4.00	4.17	**3.38**
40,000 UI	high	4.01	**3.27**	4.36

- **DC는 high, AC는 전이를 감소**. 랜덤에 가까운 데이터에서는 각 규칙이 상대 지표를 소폭 증가
- **전이가 집중된 데이터에서 AC 효과가 큼**. 55/AA에서 DC는 효과 없음(beat마다 1이 4개), AC는 DQ를 고정하고 DBI만 토글
- **이론값과 일치**. 랜덤 스트림이 이항분포 기대값(off 4.00 · DC 4.16 · AC 3.37)과 ±0.05 이내
- **v4 컨트롤러 · mission 경로로 재측정한 칩 핀 값(8af801b, README)**: PRBS7 AC 전이 −15% · DC high −18%, 55/AA AC 전이 −84%

T9 · 회귀 15/15 PASS (Verilator 5.052 · ModelSim 10.1d)

- **블록**: 직렬 참조 모델과 랜덤 4,000 버스트, 두 AC 구조 등가, 동점(전이 정확히 4) directed
- **칩**: AC 핀 값 정확 비교, PRBS7 · 55/AA 스트림에서 규칙 위반 0
- **읽기**: 채널 모델이 RD 데이터에 DBI(DC · AC) 적용, RX 복원, 32 RD 일치. 핀 DBI = 1 수신 Hole 해소

리뷰 반영: CDC Gray 크로싱 · SDC · 루프백 RD · ModelSim 빌드 (d1f8e2b)

당시 수정 이력 · 현재 FIFO 코드와 SDC는 p.10 참조 · 당시 Verilator 5.052와 ModelSim-Altera 10.1d 모두 15/15 PASS

① CDC: Gray 포인터 플롭 출력 전달

- **문제**: 싱크로나이저가 binary 플롭의 XOR(조합 Gray)을 직접 수신. 다중 비트 변화 순간의 glitch가 첫 싱크 플롭에 캡처될 수 있음
- **수정**: wgray · rgray를 소스 클럭 플롭으로 구성, 해당 플롭만 전달. full / empty 타이밍 변경 없음

rtl/phy/hsl_cdc_fifo.sv

```
// 4feb39f: 조합 Gray가 넘어감
assign wgray = bin2gray(wbin);

// d1f8e2b: 소스 클럭의 Gray 플롭
always_ff @(posedge clk_w ...)
  wbin  <= wbin_next;
  wgray <= bin2gray(wbin_next);

// clk_r측 2-FF 싱크
wptr_g_s1 <= wgray;  // crossing
wptr_g_s2 <= wptr_g_s1;
```

② SDC: 크로싱 경로 직접 제약

- **문제**: set_max_delay가 동일 클럭 내 *_s1 → *_s2에 적용되어, 실제 크로싱(소스 → *_s1)은 미제약
- **수정**: 소스 Gray 플롭 → 첫 싱크 플롭에 빠른 클럭 주기 0.625 ns 적용. Gray 1단계 비트가 1주기 내 도달. false path 아님. 이 셀 패턴은 합성 시 병합된 MSB를 누락해 e61e90d에서 소스 클럭 기준으로 변경 (p.10)

syn/constraints/hsl_base_die_lite.sdc

```
# 4feb39f: 한 클럭 안의 경로
set_max_delay $ctrl_period \
  -from u_fifo/wptr_g_s1* \
  -to   u_fifo/wptr_g_s2*

# d1f8e2b: wgray (clk_phy) -> s1 (clk)
set_max_delay $phy_period \
  -from u_phy/u_fifo/wgray* \
  -to   u_phy/u_fifo/wptr_g_s1*
# rgray (clk) -> rptr_g_s1 (clk_phy)
#   같은 형태
```

③ 루프백 RD · ModelSim 빌드

- **루프백 RD**: 루프백 중 RD가 0 또는 다음 큐 head 데이터를 반환(요구 5 미충족) → 마지막 루프백 WR 버스트를 lb_hold에 저장 후 RD로 반환
- **ModelSim 10.1d**: 폭이 파라미터인 캐스트 BANK_W'(gi) 파싱 실패 → 타입 있는 localparam 적용. 기존 ModelSim 통과 기재 정정

d1f8e2b 회귀 (Verilator 5.052 · ModelSim 10.1d)

```
[T7] unit PASS      [SMOKE] PASS
[E9] PASS           [T1] PASS
[E11] prbs PASS     [T4] PASS
[T3] PASS           [T5] PASS
[T7] PASS           [T8] PASS
[T2] PASS           [E7] PASS
[T6] PASS           [T9] unit PASS
[T9] PASS
[ALL] PASS

// T8: 채널 모델에 다른 값이 있는 col을 읽어 lb_hold 반환 확인
```


3건 공통 시사점

모두 시뮬레이션 PASS 상태에서 **설계 의도**(CDC 안전성, 제약 적용 경로, 요구 5)와 **도구 호환성**을 별도 검토해 발견. 동작 검증과 별개로 코드 · 제약 리뷰 단계를 운영하고, 수정 항목마다 회귀 테스트 추가(T8 루프백 RD).

DFT / DFD 확장: Array Test · Repair · ECC · Observability · Test Port

빨간 테두리 = 신규 추가 블록 · Tester는 1500 포트만으로 전 단계 수행 (commit f018966 → e61e90d, 페이지별 측정 commit)

칩 구조 (e61e90d) · 컨트롤러 교체와 mission PHY 상세는 README



23 / 23 PASS
SMOKE · T1–T17 · E7 · E9 · E11, Verilator 5.052 · ModelSim 10.1d

53,763 µm² · 4,846 FF
MC 44 · PHY 17 · DFT 17 · DFD 11% (Nangate45, 배선 없음)

Line 96.9% · Branch 91.5%
Toggle 80.2% · rtl/ 전체, 인스턴스 병합

HSL 로직 STA 통과
800 MHz · 1.6 GHz · RDQS. 컨트롤러만 459 MHz

Test Flow (docs/08_test_flow.md) · 단계별 회귀 테스트 1개

#	단계	Pass 조건	Fail 시
0	전원 · 리셋	fuse 4워드 SECDED 디코드 → repair 표, 정정 불가 0	fuse bin
1	접근	1500 ID HSL1 · VERSION 0x400	접근 bin
2	PRBS 비교 회로	루프백 시 일치, off 시 ERRCNT 증가	로직 bin
3	링크 핀	레인 BIST. 한 레인 실패 → REMAP 후 재검사 PASS	두 레인 이상 → 링크 bin
4	읽기 레벨링	모든 레인 eye 폭 2 코드 이상	링크 bin
5	ECC 디코더	self-test 78개, 주입대로 정정 · 정정 불가	로직 bin
6	배열 (ECC off)	블록별 March C- 실패 0	→ 7 수리
7	수리	BIRA → apply → 재시험 PASS → fuse program	수리 불가 → 배열 bin
8	hard repair 확인	리셋 → fuse 로드 → 재시험 PASS	fuse bin
9	mission	ECC on 트래픽, EVCNT · MISR 기대값	FA: ECC_ADDR · trace

- **3을 6보다 선행**: DQ 핀 stuck-at-1이면 모든 r0 실패(T13). 링크 수리를 선행해야 배열 고장과 구분 가능
- **6은 ECC off**: on 시 1 bit 배열 고장이 정정되어 미검출(T15의 stuck bit)
- **2는 비교 회로만** 검증: DBI 이전에서 루프백되므로 DBI · 레인 shift · 기어 · 핀은 3의 레인 BIST가 채널 모델까지 왕복해 확인
- **시험 시간**: March C- 연산당 13.2클럭(ffc073d 측정) → 칩 배열 전체 약 2.16M클럭 = 2.7 ms(추정)

March MBIST: Controller 경유 단일 연산 · 참조 모델과 검출 일치

hsl_mbist · bank 하나, 최대 16 row × 16 col · MATS+ / March X / March C- · CSR MBIST · MBIST_LOG · MBIST_BITS (commit f018966)

알고리즘 · 8워드 실행 (T13)

알고리즘	요소	연산/워드	8워드
MATS+	{⇕ (w0); ⇑ (r0,w1); ⇓ (r1,w0)}	5	507클럭
March X	{⇕ (w0); ⇑ (r0,w1); ⇓ (r1,w0); ⇕ (r0)}	6	616클럭
March C-	{⇕ (w0); ⇑ (r0,w1); ⇑ (r1,w0); ⇓ (r0,w1); ⇓ (r1,w0); ⇕ (r0)}	10	1,021클럭

단일 연산 발행 배경

- 컨트롤러는 다른 주소 간 순서를 재정렬(FR-FCFS, 쓰기 배치). 다중 발행 시 aggressor 쓰기가 victim 읽기보다 늦게 배열에 반영되어 coupling fault 미검출
- 쓰기는 응답 → q_empty(WR 핀 출력) → 4클럭, 읽기는 응답 대기. 연산당 약 13.2클럭 (March C- 64워드 8,443클럭, ffc073d)
- 실제 HBM의 배열 MBIST는 core die에서 배열을 직접 구동. 본 설계는 base die → 핀 → 배열 전체 경로를 시험

STA · 리뷰 반영 사항

- 요청 주소를 조합 생성 시(shift · 덧셈 · XOR 맵) req_ready 경로에 직결되어 −0.749 ns → S_LOAD에서 1클럭 선계산 후 플롭 출력
- 응답 FIFO → 비교 → 로그 중복 검사를 1클럭에 수행 시 −0.099 ns → 차이 레지스터화, 기록은 다음 클럭(클럭 수 동일, 3d596a4)
- busy 중 start 폐기 시 읽기 레벨링 Hang → 보류 후 실행, 대기 중 busy · 대기 비트 표시(리뷰, e61e90d). 포트 close 상태 start는 즉시 done · refused (리뷰, 3d596a4)
- 면적 3,117 μm² · FF 298 (e61e90d). 실패 로그 16 × 8 bit와 중복 비교기 16개가 대부분

배열 고장 24개 검출 (T13 = tb/march_ref.py 참조)

고장 (victim bit 3, aggressor bit 7)	개수	MATS+	March X	March C-
SA0 · SA1	2	2	2	2
TF ↑ · ↓	2	1	2	2
CFin (전이 × aggressor 앞 · 뒤)	4	3	4	4
CFid (전이 × 강제 값 × 순서)	8	3	4	8
CFst (상태 × victim 값 × 순서)	8	4	5	8
합계 (칩 = 참조)	**24**	**13**	**17**	**24**

- **MATS+는 TF ↓ 미검출**: 마지막 w0 이후 읽기 없음. March X는 마지막 ⇕ (r0)으로 검출
- **CFid · CFst의 두 순서**(aggressor가 victim 앞 · 뒤)는 두 방향 각각에 r0,w1과 r1,w0이 모두 있어야 검출 → March C-

T13 (f018966 → e61e90d, 두 시뮬레이터 동일 결과)

- 고장별 3개 알고리즘 검출 여부가 참조와 일치, 첫 실패가 victim 워드 · 비트
- 실패 워드 로그: SA1 · SA0 · TF ↑ → 첫 실패 순서로 03 29 3F, 실패 읽기 7
- DQ5 핀 stuck-at-1: r0 192개 실패, 로그 16개 full + overflow 비트, 다른 비트 20202020. 이후 PASS 실행은 첫 실패 주소 · 비트 0 (e61e90d)
- 두 엔진 start 순서 2가지: 모두 실행 · PASS, 동시 busy 클럭 0. 대기 측은 busy · 대기 비트로 표시 (e61e90d)
- 포트 close 후 start: 3개 엔진 모두 요청 없이 done · refused, BIRA는 수리 불가 판정 (3d596a4). 거절된 읽기 레벨링은 학습 값 유지 (e61e90d)

BIRA · Spare · Fuse: Fail Log 기반 Spare 할당 및 Fuse Programming

spare row 2 + col 2 · repair 표 → 배열 spare · fuse는 SECDED (39,32), 리셋 뒤 자동 로드 (commit 6c29d60)

```
Repair Flow
MBIST(March C-) ─▶ 실패 워드 로그 16개 ─▶ BIRA ─▶ apply
  ─▶ repair 표 ─▶ 배열 spare                    // soft repair
repair 표 ─▶ FUSE program ─▶ fuse 워드 4개 (SECDED 39,32)
칩 리셋 ─▶ fuse 자동 로드 ─▶ 디코드 ─▶ repair 표     // hard repair
```

hsl_bira: 3단계 할당

단계	동작
1. 로그 overflow	미기록 실패 워드 존재로 수리 불가 판정
2. must-repair	변화 없을 때까지 반복: 실패 수 > 잔여 spare col인 row → spare row, column도 동일
3. spare 순서 탐색	잔여 spare 순서(최대 16가지)별 로그 순서로 할당 시도, 전체를 커버하는 첫 순서 채택

soft · hard repair

- repair 표: spare별 16 bit {valid, bank, row, col}. apply로 BIRA 결과 적용, clear로 초기화. 배열은 표에 등록된 row · col 접근을 spare로 redirect
- fuse program: 항목별 SECDED 인코딩(0 → 1만). 리셋 후 로드: 1 bit는 정정 후 카운트, 2 bit는 해당 항목 폐기 후 FUSE[15:12]에 표시. program은 1회만 (재program 시 OR 누적으로 데이터 손상)
- STA: BIRA 개수를 직렬 증가 체인으로 카운트 시 −0.318 ns → 일치 벡터 + 균형 popcount, 레지스터 후 결정(항목당 3클럭). fuse 읽기 → 디코더 −0.256 ns → 선 레지스터화

수리 성공률: greedy vs 순서 탐색 (16 × 16 블록, 맵 3,000개씩)

실패 워드	1 + 1	2 + 2 greedy	2 + 2 탐색 = exhaustive	3 + 3 greedy / exh.
3	31.4%	100%	100%	100% / 100%
4	4.8%	100%	100%	100% / 100%
5	0.6%	63.1%	**73.2%**	100% / 100%
6	0.2%	31.7%	**41.3%**	100% / 100%
8	0.0%	4.9%	5.2%	67.9% / 81.4%
10	0.0%	0.2%	0.2%	27.7% / 41.0%

- **초기 구현은 greedy**. Python 참조(tb/bira_ref.py)로 해가 존재하는 맵의 미해결을 확인해 교체. 모든 해는 spare 순서 하나에 대응하므로 해가 있으면 반드시 탐색(1 + 1 · 2 + 2 전 맵에서 exhaustive와 assert)

T14 (6c29d60, 두 시뮬레이터)

- A 실패 8워드: 표 AC10 AC60 AC05, 재시험 PASS / B hard repair: fuse → 표 clear → 리셋 → 4항목 복원, 재시험 PASS
- C fuse ECC: 1 bit 정정, 2 bit는 해당 항목(col 5) 폐기로 3워드 재실패
- D 수리 불가(대각선 5워드, 로그 overflow) / E greedy 미해결 맵을 row +10 · +14, col 9 · 10으로 수리
- F 랜덤 12맵: 판정 · 할당이 TB 참조와 일치, 수리 가능 9개(greedy 8) 모두 PASS
- 면적: BIRA 1,975 · repair 1,152 · SECDED 인코더 122 + 디코더 348 μm²

SECDED ECC: ECC Pin 2개 · Error Injection / Logging · Decoder Self-test

32 bit 버스트마다 (39,32) · 검사 비트는 데이터 beat 옆 ECC 핀 2 × 4 UI, DRAM에 데이터와 함께 저장 · 기본 off (commit ffc073d)

```
rtl/phy/hsl_ecc.sv 위치 (hsl_phy_mis 내부)
쓰기: 원시 워드 –▶ tx_raw –(반 클럭)–▶ 인코더 –▶ ECC 핀 beat
      DBI –▶ lane shift –▶ tx_word –▶ TX 기어 (데이터 + ECC 48 bit)
읽기: RDQS –▶ Gray FIFO 48 bit –▶ DBI 복원 –▶ 레지스터 단 –▶ 디코더
      RD 추적 FIFO(CA 레지스터) –▶ 첫 오류의 호스트 주소
```

기능 · CSR ECC · ECC_INJ · ECC_CNT · ECC_ADDR

기능	동작
정정 · 검출	1 bit 정정 → ECC_CNT[15:0], 2 bit는 데이터 그대로 전달, [31:16]에 카운트(포화)
첫 오류 로그	호스트 주소 · syndrome · 정정 여부를 clear까지 유지
오류 주입	데이터 · 검사 비트 마스크를 다음 쓰기 1건에 XOR → DRAM에 저장
디코더 self-test	정상 1 + 1 bit 39 + 인접 2 bit 38 = 78개를 데이터 경로 디코더에 입력

STA 기반 구조 결정 및 Trade-off

- 인코더를 컨트롤러 쓰기 경로에 배치 시 –1.029 ns → 원시 워드 레지스터 수신 후 TX 기어 E1까지 반 클럭 내 인코딩(clk_phy +0.044 ns)
- 디코더 앞 레지스터 단(–0.403), self-test 3단 파이프(–1.125, codeword는 읽기 반환 레지스터로 주입해 mux 제거), RD 추적은 CA 레지스터 기준(–0.810)
- Trade-off: 읽기 지연 +1(열린 row 9 → 10). 컨트롤러 RD in-flight 4개 제한으로 32 RD가 76 → 97클럭. RD_PIPE를 PHY 왕복 지연에 맞추는 것이 해결 방향

T15 (ffc073d, 두 시뮬레이터)

항목	결과
self-test	78개 PASS. 정정 플래그를 0으로 고정 시 FAIL, 39개 불일치
정상 트래픽	bank 3 row 40의 16워드 쓰기 · 읽기, 오류 0
데이터 1 bit (bit 9)	정정되어 12345678, 첫 오류 주소 1062, syndrome 4E
검사 비트 1 bit	정정, 첫 오류 기록 유지
2 bit (bit 0, 1)	정정 불가 1, 데이터 FACE0003 유지
배열 bit 17 SA0	ECC on: FFFFFFFF로 정정 / off: FFFDFFFF

한계 및 면적

- SECDED 특성상 3 bit 이상 오류는 오정정 가능. DRAM 내부 on-die ECC와는 별도 계층
- 정정 불가는 CSR로만 보고. 컨트롤러 DFI측에 오류 입력이 없어 호스트 응답(rsp_err)에 미반영
- ECC 핀은 DBI · 레인 리페어 미적용. enable은 컨트롤러 idle 시에만 변경
- 면적 hsl_ecc 1,960 μm² · FF 153(카운터 32, self-test 파이프, 로그), SECDED 인코더 122 · 디코더 359 μm²
- fault-injection decoder BIST는 공개 자료 기반으로 재구현

DFD: Trace · Counter · MISR, Bug Injection 기반 Trace Debug 사례

hsl_dfd · CA 핀 레지스터 · 읽기 데이터 · ECC · PRBS · MBIST 이벤트 · CSR TRACE · EVCNT · MISR (796d969, trigger source 3d596a4)

기능

기능	동작
trace 16 × 32 bit	명령 · 이벤트 발생 클럭만 기록. {ts 8, 행 CA, 열 cmd · bank, 플래그}. bank 필터
trigger · pre / post	UE · CE · PRBS · MBIST · bank 명령 · 수동. pre 영역이 모두 찬 후에만 trigger 수용, post 개 이후 정지. 이벤트 = 카운터가 0이 아닌 새 값으로 변경
명령 카운터	핀의 ACT · RD · WR · REFpb, 16 bit 포화
MISR	읽기 데이터 32 bit signature (x^32 + x^22 + x^2 + x + 1)

Debug 절차 (T16) · 버그 정보 없이 칩 관측 수단만 사용

- **증상**: ECC on 랜덤 읽기 200개. 호스트 데이터는 모두 일치(정정)하나 정정 오류 32개. 첫 오류 주소 1830 = bank 3
- **범위 축소**: bank 3 전용 읽기 트래픽 → 정정 오류 전부 bank 3 읽기에서 발생
- **trace**: trigger = ECC 정정, 필터 = bank 3, post 1. 3회 capture
- **해석**: 3회 모두 REFpb b3 → 8클럭 후 ACT → 11클럭 후 첫 RD → 해당 RD 8클럭 후 오류. REFpb 이전 RD 7개는 오류 없음 → refresh 직후 첫 읽기 가설
- **확인**: 주입 버그(bug_refdis: REFpb 후 16클럭 내 RD의 bit 5 반전) 비활성 시 오류 0

```
T16 trace dump (TRACE_DATA, 3회 중 1회, // 는 주석)
t= 33  RD b3  data
t= 35  RD b3  data
t= 37  RD b3
t= 40  RD b3  data
t= 42  RD b3  data
t= 44  RD b3  data
t= 46  RD b3              // REFpb 전 RD 7개: 오류 없음
t= 49  PRE b3  data
t= 52  REFpb b3
t= 60  ACT b3 r60         // +8 = tRFCpb
t= 63  RD b3              // REFpb +11
t= 65  RD b3
t= 67  RD b3
t= 69  RD b3
t= 71  ECC-CE  <- trigger // 첫 RD +8 = 핀 RD → 디코더 플래그
t= 72  RD b3  data
```

trigger source · 면적 · 한계

- T16: bank 명령 · MBIST 실패 · PRBS 오류 · ECC 정정 불가도 각 이벤트 항목에서 정지. 초기 구현은 ECC · ERRCNT clear와 MBIST 재시작(→ 0)에도 trigger 발생 → 0이 아닌 새 값만 이벤트 처리 (리뷰, 3d596a4)
- 면적 6,047 μm² · FF 701 (e61e90d), 대부분 trace 512 bit 플롭. 실제 칩에서는 SRAM 매크로 적용
- 항목에 column 주소 미포함, ECC 이벤트는 카운터 경유로 핀 RD보다 수 클럭 늦게 기록

IEEE 1500 방식 Test Port 및 STA 기반 DFT · ECC RTL 개선

hsl_w1500: WIR · WBY · ID · 41 bit CSR WDR, WRCK를 clk로 오버샘플 (commit 14fec6e) · STA: Nangate45 + OpenSTA 3.1

WIR (3 bit, 리셋 BYPASS) · 코드 · 배치는 자체 정의

WIR	레지스터	동작
000 BYPASS	WBY 1 bit	1비트 지연 통과 (기타 코드 포함)
001 ID	32 bit	capture에서 48534C31 (HSL1)
010 CSR	41 bit {we, addr 8, data 32}	update 시 쓰기 · 읽기. 읽기는 scan 2회

설계 선택 및 T17

- **오버샘플**: 입력 7개 2-FF 동기화 후 clk 기준 WRCK 엣지 검출. WRCK ≤ clk / 8 → STA상 신규 클럭 · CDC 없음. Trade-off는 WRCK 속도 상한
- **CSR 전체 접근**: 단일 WDR로 MBIST · BIRA · repair · fuse · ECC · trace · REMAP 접근. 접근 1–2클럭 동안 CSR 버스 점유
- **리셋**: rst_sync_n 적용으로 soft reset에도 WIR 유지. WRSTN으로 BYPASS 복귀
- **T17**: ID HSL1, WBY B2 → 64(1비트 지연), CSR 읽기, March C-를 직렬 포트만으로 시작해 polling 2회(82 bit씩)로 PASS
- **미구현**: WBR · EXTEST. DBI · RED 핀 고장 시험(레인 BIST로 미검출)은 향후 과제
- 면적 1,369 μm² · FF 170 (shift · update 레지스터, 읽기 보관, 동기화기)

STA 지적 경로 수정 내역 (전 경로 800 MHz 통과)

경로	slack	조치
MBIST 조합 주소 → 컨트롤러 req_ready	−0.749	1클럭 선계산, 플롭 출력
BIRA 항목 → 개수 직렬 체인 → 결정	−0.318	균형 popcount, 레지스터 후 결정
fz_rdata → SECDED 디코더 → repair 표	−0.256	fuse 읽기 데이터 선 레지스터화
쓰기 데이터 → ECC 인코더 → TX 워드	−1.029	원시 워드 레지스터 + 반 클럭 인코딩
읽기 FIFO → DBI → 디코더 → rddata	−0.403	디코더 앞 레지스터 단
self-test → 디코더 → 실패 카운터	−1.125	3단 파이프라인
ccmd → 루프백 판정 → FIFO pop	−0.810	RD 추적 · 루프백을 CA 레지스터 기준으로
응답 FIFO → MBIST 비교 → 로그 검사	−0.099	차이 레지스터, 다음 클럭 기록 (3d596a4)

칩 STA 결과 (e61e90d)

클럭 · 검사	결과
clk_phy 1.6 GHz	+0.044 ns (최악: ECC 인코더 반 주기)
rdqs 0.625 ns · FIFO 크로싱	+0.106 ns · Gray 포인터 최대 0.112 / 0.625 ns
clk 800 MHz, HSL 로직	모두 통과
clk 800 MHz, 컨트롤러	−0.930 ns, 2.18 ns = 459 MHz (원인 · 방향 p.19)
hold · removal	−0.048 ns RDQS 리셋 핀 · −0.017 ns rst_sync_n (CTS 후 수정)

11 Summary

핵심 요약 및 향후 과제

Spec → Architecture → RTL → Verification → PD Guide 전 과정 결과와 미해결 항목 정리

핵심 요약

Spec 수치를 문서 → `hsl_pkg` → RTL → TB → SDC까지 단일 값으로 일관 관리하고,
그 정합성을 Simulation · Waveform · 합성 결과로 검증

향후 과제

- 컨트롤러 DFI 1 : 2 (400 MHz, 클럭당 명령 슬롯 2개) — 현재 459 MHz에서 timing closure
- RD_PIPE의 PHY 왕복 지연 정합 — ECC로 증가한 읽기 지연 회수 (32 RD 97클럭)
- 1500 WBR · EXTEST로 DBI · RED 핀 시험, 로직 스캔 · ATPG
- deskew 읽기 경로 연결, 동작 중 포트가 close된 시험 엔진 복구 처리 (현재 soft reset)
- 컨트롤러 host 경계 레지스터 슬라이스, starvation · RFM 경로 테스트

권용현

010-6408-8646 · kyongh0331@naver.com
github.com/yhkwon-git/High_Speed_Link_Lite