

#### Lab 07: 74151

- Implement the logic function f(x,y,z)
- using a single 74151 multiplexer
- 74151 multiplexer: 8-to-1 MUX
  - Strobe signal, extra output
- Description of 74151






'151A, 'LS151, 'S151 FUNCTION TABLE

	ELECT STROBE  B A G  X X H  L L L  L H L  H L L  H L  L H L  H H L  L L  L H L  L H L  L L L  L H L  L L  L L  L			OUTPUTS					
s	ELEC	T	STROBE		w				
C	В	A	Ğ						
Х	X	×	Н	L	н				
L	L	L	L	DO	DO				
L	L	н	L	Dŧ	D1				
L	Н	Ł	L	D2	02				
L	н	н	L	D3	<b>D</b> 3				
н	Ł	L	L	D4	<u>D4</u>				
н	L	н	L	D5	D5				
н	н	L.	L	D6	D6				
н	н	н	L	D7	D7				

## Lab 07: Design A


- Quartus II libraries
  - MUX: 74151
  - GND and VCC: to set certain data inputs as "0" or "1"



Design example for XOR function:

Direct implementation of XOR

	<i>w</i> <sub>1</sub>	w <sub>2</sub>	f
-	0	0	0
	0	1	1
	1	0	1
	1	1	0



## Lab 07: Design B

- Design a circuit using a 74154 decoder and two 4-input NAND gates that implements two logic functions  $f_1$  and  $f_2$ .
- Function  $f_1 = 1$ : when  $N_1 = N_2 + 1$ 
  - Please figure out the truth table of the logic function  $f_1$


 $x_3 x_2 x_1 x_0 f$ 0 1 0 0 1

1 0 0 1

- Function  $f_2 = 1$  when  $x_3x_2$   $x_1x_0 = 1001$  Otherwise,  $f_2 = 0$ .
  - Single minterm:  $f_2 = ?$

### Lab 07: 74154


- 4-to-16 decoder
  - Two enable inputs
  - Positive input logic
  - Negative output logic



INPUTS							OUT							PUTS							
Ĝ1	G2	D	С	8	A	n	_ 1	2	3	4	5	6	7	8	9	10	11	12	13	14	15
L	Ł	L	L	L	L	L	н	Н	Н	н	н	H	Н	н	н	н	Н	Н	Н	Н	Н
L	L	L	L	L	$\forall$	н	L	Н	н	н	н	H	н	Н	н	н	H	н	Н	Н	А
L	٤	L	L	н	L	н	Н	L	н	Н	H	H	н	н	н	н	Н	н	H	Н	Н
L	L	L.	L	Н	н	Н	Н	Н	L	н	н	н	н	Н	н	н	н	н	н	н	Н
L	L	L	н	L	L	н	н	н	н	L	н	н	H	H	Н	н	н	н	Н	Н	H
L	L	L	Н	L	н	н	Н	Н	н	H	L	н	н	н	Н	Н	н	н	H	н	Н
L	L	L	Н	H	Ĺ.	н	н	н	н	н	н	L	Н	н	н	Н	Н	н	Н	н	Н
L	L	l	н	н	н	н	н	н	н	$\mapsto$	н	н	L	н	н	Н	н	Н	H	H	,
L	L	H	L	Ĺ	L	н	H	Н	н	н	Н	Н	Н	L	H	Н	н	н	н	Н	H
L	L	Н	L	L	н	н	н	н	H	н	н	Н	н	н	L	н	Н	н	н	Н	Н
L	L	H	L	н	L	Н	Н	Н	н	н	н	Н	Н	Н	H	L	н	н	Н	Н	Н
L	٤	Н	L	Н	Н	Н	Н	Н	н	н	н	н	н	н	н	н	L	н	н	н	Н
L	٤	н	Н	L	Ļ	н	H	Н	н	н	H	н	Ħ	н	н	н	Н	L	Н	Н	н
L	L	H	н	L	Н	н	н	н	н	н	Н	н	Н	Н	Н	Н	н	н	L	Н	Н
L	L	Н	н	Н	L	н	н	Н	н	Н	Н	H	Н	Н	Н	Н	н	н	H	L	Н
L	L	Н	н	Н	н	н	н	Н	H	Н	Н	Н	Н	Н	Н	н	н	Н	Н	Н	L.
L	н	x	Х	X	×	н	н	$\vdash$	н	$\vdash$	н	Ħ	H	н	н	н	Н	Н	Н	Н	Н
Н	E.	×	×	×	×	H	н	н	н	н	н	н	н	н	++	Н	Н	H	н	Н	H
н	н	×	×	×	×	Н	Н	н	н	н	н	н	н	н	н	H	H	Н	н	Н	Н


# Lab 07: 74154 (cont'd)

• 74154: NAND implementation of outputs



# Lab 07: Design B

- Quartus II libraries
  - 74154
  - NAND4
- Implementing two functions via NAND gates only



#### Test vectors

- Limited input variables (3 or 4)
- Use clock signals of varying periods to cover all input valuations
- Refer to Lab 02 for details