
111061621 蔡以心

Block Diagram:

Datapath - dataflow:



Control signals:

tap_finish: fir_tap 的輸出,可以用來當 MUX 的控制訊號,tap_finish = 0,選擇 fir_tap,tap_finish = 1,選擇 fir_data。以及 fir_data 的啟動訊號,當 tap_finish = 1,從 fir_data 才會從 s0 跳到 s1。

valid、rst、tail、last: fir_data 的輸出,用來給 fir_output 計算 tap_Do、data_Do 所需的訊號。


sm_last: fir_out 的輸出,傳給 testbench 和 fir_tap,會讓 fir_tap 產生依序 ap_done、ap_idle。

How to receive tap parameters and place into SRAM:

testbench 在 write channel 使用 Axi-lite 傳送 awvalid、awaddr、wvalid、wdata,fir_tap 收到後有使用 暫存器來儲存資料並回傳 awready、wready,收到 wready 後 testbench 才會繼續傳送下一筆資料。

testbench 在 read channel 使用 Axi-lite 傳送 rready、arvalid、araddr,fir_tap 收到後把儲存在暫存器的資料輸出並回傳 arready、rvalid、rdata,收到 rvalid 後 testbench 才會繼續讀取下一筆資料。


寫資料的順序是先寫入 data-length,再寫入 11 個 tap parameter 給 fir_tap,當 testbench 寫完資料後會把 11 個 tap parameter 從 fir 讀取出來做確認,fir_tap 在讀取的同時會輸出 tapwe、tapen、tap_Di、tapaddr 給寫入 tap_RAM,確認完 11 個 tap parameter 時 tap_RAM 也完成寫入 11 個 tap parameter。




How to receive data-in and place into SRAM:

testbench 使用 Axi-stream 寫入 ss_tvalid、ss_tdata 給 fir_data,fir_data 收到後有使用 10 個 32bit 的暫存器來儲存輸入並回傳 ss_tready,testbench 收到 ss_tready 後才會繼續傳送下一筆資料。


當 tap_finish = 1,fir_data 的 fsm 才會啟動。依序將 fir_data 裡面的 mem[9]開始寫到 data_RAM 的 0x28,mem[8]寫到 data_RAM 的 0x24,直到 mem[0]寫到 data_RAM 的 0x04 後,將 fir_data 裡面的暫存器位移一位,開始讀取 ss_tdata 並儲存到 mem[0],然後將 mem[0]寫到 data_RAM 的 0x00,這樣就完成 data_RAM 的寫入。




How to access shiftram and tapRAM to do computation:



當 fir_data 把 data[0]到 data[10]都寫入 data_RAM 時,會開始輸出 data_WE、data_EN、data_A,開始 從 data_RAM 讀取 data[0],並使用 MUX 和 tap_finish 作為 select 讓 data_A 跟 data_WE 一起控制 tap_RAM 讀取 tap[0],可以讓 tap_RAM、data_RAM 同時一起輸出,方便 fir_ouput 去做控制。







rst: curr_state = s14 的輸出,只會拉起 1 個 cycle 且在 valid 的前 1 個 cycle 產生,讓 fir_output 把輸出 歸零,每次計算時都會先歸零,避免產生錯誤。

valid: curr_state = s15~s25 的輸出,會拉起 11 個 cycle,讓 fir_output 接收到正確的 tap_Do 跟 data_Do。


tail: curr_state = s25 的輸出,只會跟最後一筆資料的 valid 同時拉起 1 個 cycle,讓 fir_output 產生 sm valid,在接收每次計算的最後一筆資料會收到,讓 testbench 能收到正確的結果。



How ap_done& ap_idle is generated:



當 fir_data 接收到 ss_tlast = 1 時且 current_state = s10 時,則 next_state = s26,s26 的功能是 load 最後一筆 data 並會拉起 1 個 1bit 暫存器 datalast,然後跳回 s12,繼續運作,直到 s25 會拉起 1 個 1bit 暫存器 datatail,last 為 datalast 跟 datatail 做 and 運算的輸出,將 last 輸入到 fir_output。當 fir_output 收到 last = 1 會輸出 sm_tlast 給 Testbench 跟 fir_tap。當 fir_tap 收到 sm_tlast = 1 時, fir_tap 的 current_state 會從 s4 跳到 s5,s5 會將 Register[0x00]寫入 32'h2,代表 ap_done,下一個 cycle 跳到 s6,s6 會將 Register[0x00]寫入 32'h4,代表 ap_idle。



Resource usage: including FF, LUT, BRAM:

```
fir utilization
 28 1. Slice Logic
 30
                              | Used | Fixed | Prohibited | Available | Util% |
 31 +----+
 32 |
               Site Type
 33 +
 34 |
                                     l 1835
      Slice LUTs*
                                                                               53200
                                                                                          3.45
         LUT as Logic
                                       1835
 36
         LUT as Memory
                                          Θ
                                                     0
                                                                     0
                                                                               17400
                                                                                          0.00
      Slice Registers |
Register as Flip Flop |
                                                                                          2.69
                                                                              106400
 38
                                       2860
                                                     0
                                                                              106400
 39 |
40 |
         Register as Latch
                                                                              106400
                                                                                          0.00
      F7 Muxes
                                                                               26600
                                                                                          2.21
 41 | F8 Muxes
                                        256
                                                     0 i
                                                                     0 i
                                                                               13300 I
                                                                                          1.92
 43 * Warning! The Final LUT count, after physical optimizations and full implementation, is typically low
 46 1.1 Summary of Registers by Type
 49 +
 50 | Total | Clock Enable | Synchronous | Asynchronous |
 52 | 0
 52 | 0
53 | 0
54 | 0
55 | 0
56 | 0
57 | 0
                                                              Reset
                                             Set
                                           Reset
                            Yes |
 58 |
59 |
                            Yes
Yes
      1
392
                                                              Reset
 60 i
                                             Set i
      2467
 62 +----
 63
64
65 2. Memory
 66 -----
67
 68 +---
 69 |
70 +
         Site Type | Used | Fixed | Prohibited | Available | Util% |
 71 | Block RAM Tile |
                               0 I
                                         0 I
                                                          0
                                                                      140 I
                                                                               0.00
         RAMB18
                               0 |
                                         0 |
                                                          0 j
                                                                      280
                                                                               0.00
 75 * Note: Each Block RAM Tile only has one FIFO logic available and therefore can accommodate only one F
    accommodate a RAMB18E1
  173 Start RTL Component Statistics
175 Detailed RTL Component Info :
                                 32 Bit
177
                                             Registers := 85
                                             Registers := 1
Registers := 1
178
                                 12 Bit
180
                                 1 Bit
                                             Registers := 9
181 +---Multipliers :
                               32x32 Multipliers := 1
182
183 +---Muxes :
                .
27 Input
                              32 Bit
                 2 Input
7 Input
185
                              32 Bit
                                                Muxes := 2
186
187
                              32 Bit
32 Bit
                                               Muxes := 1
Muxes := 1
                75 Input
                27 Input
2 Input
                              27 Bit
27 Bit
188
                                                Muxes := 1
                27 Input
190
                              12 Bit
                                                Muxes := 1
191
192
                 2 Input
2 Input
                              12 Bit
6 Bit
                                               Muxes := 1
Muxes := 1
                27 Input
2 Input
7 Input
193
                               4 Bit
                                                Muxes := 1
195
                               3 Bit
                                                Muxes := 1
196
197
                2 Input
27 Input
                               3 Bit
1 Bit
                                               Muxes
Muxes
                                                       := 3
:= 8
198
                 2 Input
3 Input
                               1 Bit
                                                Muxes := 8
                                               Muxes := 74
Muxes := 3
200
                  7 Input
                               1 Bit
202 Finished RTL Component Statistics
203 -----
205 Start Part Resource Summary
206 --
208 DSPs: 220 (col length:60)
209 BRAMs: 280 (col length: RAMB18 60 RAMB36 30)
214 Start Cross Boundary and Area Optimization
216 WARNING: [Synth 8-7080] Parallel synthesis criteria is not met
217 DSP Report: Generating DSP o1/outputdata1, operation Mode is: A*B.
218 DSP Report: operator o1/outputdata1 is absorbed into DSP o1/outputdata1.
219 DSP Report: operator o1/outputdata1 is absorbed into DSP o1/outputdata1.
220 DSP Report: Generating DSP o1/outputdata1, operation Mode is: (PCIN>>17)+A*B.
```

Timing Report:

Try to synthesize the design with maximum frequency & Report timing on longest path, slack

```
timing_report.txt
504 | Timing Details
505
508
509 -----
510 From Clock: axis_clk
511 To Clock: axis_clk
512
                                         0 Failing Endpoints, Worst Slack
0 Failing Endpoints, Worst Slack
0 Failing Endpoints, Worst Slack
513 Setup :
514 Hold :
                                                                                                                       0.001ns, Total Violation
                                                                                                                                                                                    0.000ns
515 PW
                                                                                                                       1.420ns, Total Violation
                                                                                                                                                                                    0.000ns
519 Max Delay Paths
 521 Slack (MET) :
                                                     0.001ns (required time - arrival time)
t1/mem_reg[55][0]/C
522
         Source:
                                                      (rising edge-triggered cell FDRE clocked by axis_clk {rise@0.000ns fall@1.920ns period=3.840ns})
t1/mem_reg[0][0]__0/D
  (rising edge-triggered cell FDRE clocked by axis_clk {rise@0.000ns fall@1.920ns period=3.840ns})
523
524
525
          Destination:
526
          Path Group:
                                                      axis clk
                                                     axis_clk
Setup (Max at Slow Process Corner)
3.840ns (axis_clk rise@3.840ns - axis_clk rise@0.000ns)
3.703ns (logic 1.561ns (42.155%) route 2.142ns (57.845')
5 (LUT5=1 LUT6=2 MUKF7=1 MUKF8=1)
-0.145ns (DCD - SCD + CPR)
ay (DCD): 2.128ns = (5.968 - 3.840)
'CCD': 2.128ns = (5.968 - 3.840)
527
528
          Requirement:
529
          Data Path Delay:
                                                                                                                     route 2.142ns (57.845%))
530
531
          Logic Levels:
Clock Path Skew:
         Destination Clock Delay (DCD):
Source Clock Delay (SCD):
Clock Pessimism Removal (CPR):
Clock Uncertainty: 0.035ns
                                                     (J. 3.840 )
-/, 2.456ns
ral (CPR): 0.184ns
0.035ns ((TSJ)^2 + TIJ^2)^1/2 + DJ) / 2 + PE
(TSJ): 0.071ns
(TIJ): 0.000ns
(DJ) -
532
533
535
             Total System Jitter
Total Input Jitter
Discrete Jitter
536
537
                                                                            0.000ns
0.000ns
538
                                                           (DJ):
(PE):
539
              Phase Error
                                                                           0.000ns
                                                    Delay type
                                                                                                    Incr(ns) Path(ns)
                                                                                                                                             Netlist Resource(s)
542
543
                                                    (clock axis_clk rise edge)
544
545
                                                                                                                                            axis_clk (IN)
axis_clk
axis_clk_IBUF_inst/I
axis_clk_IBUF_inst/O
axis_clk_IBUF
axis_clk_IBUF_BUFG_inst/I
                                                                                                          0.000
                                                                                                                            0.000 r
546
                                                    net (fo=0)
                                                                                                          0.000
                                                                                                                            0.000
                                                     IBUF (Prop_ibuf_I_0)
549
                                                    net (fo=1, unplaced)
                                                                                                         0.800
                                                                                                                            1.771
```

clock period=3.84ns

```
timing_report.txt
                                                                                                                                                               axis_clk_IBUF_inst/I
axis_clk_IBUF_inst/O
axis_clk_IBUF
axis_clk_IBUF_BUFG_inst/I
axis_clk_IBUF_BUFG_inst/O
                                                           IBUF (Prop_ibuf_I_0)
net (fo=1, unplaced)
548
549
                                                                                                                        0.800
                                                                                                                                            1.771
                                                            BUFG (Prop_bufg_I_0)
                                                                                                                                            1.872 r
                                                                                                                        0.101
551
                                                            net (fo=2860, unplaced)
552
                                                                                                                                            2.456
                                                                                                                                                                t1/cLK
553
554
                                                            FDRE
                                                                                                                                                                t1/mem_reg[55][0]/C
                                                                                                                                                              11/mem_reg[55][0]/C

11/mem_reg[55][0]/Q

11/mem_reg_n_0_[55][0]

11/mem[0][0]__0_i_20/0

11/mem[0][0]__0_i_20_0

11/mem[0][0]__0_i_120_n

11/mem_reg[0][0]__0_i_11/11

11/mem_reg[0][0]__0_i_11/0

11/mem_reg[0][0]__0_i_7/10

11/mem_reg[0][0]__0_i_7/0

11/mem_reg[0][0]__0_i_7/0

11/mem_reg[0][0]__0_i_7/0

11/mem[0][0]__0_i_3/10

11/mem[0][0]__0_i_3/10

11/mem[0][0]__0_i_3/10

11/mem[0][0]__0_i_3/10

11/mem[0][0]__0_i_1/13

11/mem[0][0]__0_i_1/13

11/mem[0][0]__0_i_1/13

11/mem[0][0]__0_i_1/10

11/mem[0][0]__0_i_1/10


11/mem[0][0]__0_i_1/0

11/mem[0][0]__0_i_1/0


11/mem[0][0]__0_i_1/0

11/mem_reg[0][0]__0/D
                                                           FDRE (Prop_fdre_C_Q)
net (fo=2, unplaced)
555
                                                                                                                        0.976
                                                          LUT6 (Prop_lut6_I0_0) net (fo=1, unplaced)
                                                                                                                        0.295
                                                                                                                                            4.205 r
558
559
560
                                                           MUXF7 (Prop muxf7 I1 0)
                                                                                                                                            4.452 г
561
562
                                                            net (fo=1, unplaced)
                                                                                                                        0.000
                                                                                                                                            4.452
563
564
                                                           MUXF8 (Prop muxf8 I0 0)
                                                                                                                        0.098
                                                                                                                                            4.550 r
565
                                                           net (fo=1, unplaced)
                                                                                                                       0.717
                                                                                                                                            5.267
566
567
                                                           LUT6 (Prop_lut6_I0_0) net (fo=1, unplaced)
568
                                                                                                                        0.449
                                                                                                                                            6.035
569
570
                                                            LUT5 (Prop_lut5_I3_0)
571
                                                            net (fo=75, unplaced)
                                                                                                                        0.000
                                                                                                                                            6.159
572
                                                           FDRF
573
574
575
                                                           (clock axis_clk rise edge)
576
577
                                                                                                                        3.840
                                                                                                                                            3.840 r
                                                                                                                                                               axis_clk (IN)
                                                                                                                                                               axts_clk (IN)
axts_clk axts_clk_IBUF_inst/I
axts_clk_IBUF_inst/O
axts_clk_IBUF
axts_clk_IBUF
axts_clk_IBUF_BUFG_inst/I
axts_clk_IBUF_BUFG_inst/O
t1/CLK
                                                           net (fo=0)
                                                                                                                        0.000
578
                                                                                                                                            3.840
579
580
                                                            IBUF (Prop_ibuf_I_0)
                                                           net (fo=1, unplaced)
581
                                                                                                                        0.760
                                                                                                                                            5.438
582
                                                           BUFG (Prop_bufg_I_0)
net (fo=2860, unplaced)
                                                                                                                        0.091
584
                                                                                                                        0.439
                                                                                                                                            5.968
                                                                                                                                                        r t1/mem_reg[0][0]__0/C
585
                                                            FDRE
586
587
                                                            clock pessimism
clock uncertainty
                                                                                                                       0.184
-0.035
                                                            FDRE (Setup_fdre_C_D)
588
                                                                                                                        0.044
                                                                                                                                            6.160
                                                                                                                                                               t1/mem_reg[0][0]__0
589
591
                                                            arrival time
                                                                                                                                           -6.159
592
594
```


Coefficient program, and read back




Data-in stream-in




Data-out stream-out




RAM access control



FSM




fir_tap:



- s0:等待狀態,根據 awvalid、wvalid,rready、arvalid 決定下一個狀態。
- s1:testbench 寫入 fir_tap, 進行 write,下一個狀態會跳回 s0。
- s2:testbench 讀取 fir_tap,進行 read 並輸出 we,同時寫入 tap_RAM,下一個狀態會跳回 s0。
- s3:輸出 tap finish,下一個狀態會跳到 s4。
- s4:將內部暫存器位址 0x00 的值歸零,即 ap_start reset,當 fir_tap 接收到 sm_tlast 下一個狀態會跳到 s5。
- s5:將內部暫存器位址 0x00 的值改為 32'h2,即代表 ap_done,一個狀態會跳到 s6。
- s6:將內部暫存器位址 0x00 的值改為 32'h4,即代表 ap_idle。

fir_data:



tap_finish=1 ss_tvalid=1 ss_t

```
s0: write mem[9],fir_data 寫入 data_RAM[10],接收到 tap_finish 才會跳到下一個狀態 s1。 s1: write mem[8],fir_data 寫入 data_RAM[9],當 ss_tvalid=1,下一個狀態會跳到 s2。 s2: write mem[7],fir_data 寫入 data_RAM[8],當 ss_tvalid=1,下一個狀態會跳到 s3。 s3: write mem[6],fir_data 寫入 data_RAM[7],當 ss_tvalid=1,下一個狀態會跳到 s4。 s4: write mem[5],fir_data 寫入 data_RAM[6],當 ss_tvalid=1,下一個狀態會跳到 s5。 s5: write mem[4],fir_data 寫入 data_RAM[6],當 ss_tvalid=1,下一個狀態會跳到 s6。 s6: write mem[3],fir_data 寫入 data_RAM[4],當 ss_tvalid=1,下一個狀態會跳到 s7。 s7: write mem[2],fir_data 寫入 data_RAM[4],當 ss_tvalid=1,下一個狀態會跳到 s8。 s8: write mem[1],fir_data 寫入 data_RAM[2],當 ss_tvalid=1,下一個狀態會跳到 s9。 s9: write mem[0],fir_data 寫入 data_RAM[1],當 ss_tvalid=1,下一個狀態會跳到 s10。 s10:將暫存器進行位移,當 ss_tvalid=1、sstlast=0,下一個狀態會跳到 s11,當 ss_tvalid=1、sstlast=1,下一個狀態會跳到 s26。 s11: load ss_tdata,fir_data 讀取 testbench 給的輸入,當 ss_tvalid=1,下一個狀態會跳到 s12。 s12: write mem[0],fir_data 寫入 data_RAM[0],當 tap_finish=1,下一個狀態會跳到 s13。 s13: wait,當 tap finish=1,下一個狀態會跳到 s14。
```

```
s14: read mem[0],fir_data 讀取 data_RAM[0],當 tap_finish=1,下一個狀態會跳到 s15。 s15: read mem[1],fir_data 讀取 data_RAM[1],當 tap_finish=1,下一個狀態會跳到 s16。 s16: read mem[2],fir_data 讀取 data_RAM[2],當 tap_finish=1,下一個狀態會跳到 s17。 s17: read mem[3],fir_data 讀取 data_RAM[3],當 tap_finish=1,下一個狀態會跳到 s18。 s18: read mem[4],fir_data 讀取 data_RAM[4],當 tap_finish=1,下一個狀態會跳到 s19。 s19: read mem[5],fir_data 讀取 data_RAM[5],當 tap_finish=1,下一個狀態會跳到 s20。 s20: read mem[6],fir_data 讀取 data_RAM[6],當 tap_finish=1,下一個狀態會跳到 s21。 s21: read mem[7],fir_data 讀取 data_RAM[7],當 tap_finish=1,下一個狀態會跳到 s22。 s22: read mem[8],fir_data 讀取 data_RAM[8],當 tap_finish=1,下一個狀態會跳到 s23。 s23: read mem[9],fir_data 讀取 data_RAM[9],當 tap_finish=1,下一個狀態會跳到 s24。 s24: read mem[10],fir_data 讀取 data_RAM[10],當 tap_finish=1,下一個狀態會跳到 s25。 s26: last load ss_tdata,fir_data 讀取最後一筆 testbench 給的輸入,當 tap_finish=1,下一個狀態會跳到 s1 s12。
```

github:

https://github.com/yihsintsai1003/lab3