
Rapport Final d'Intégration

*Conception, Simulation et Réalisation d'un Détecteur de Fumée avec
Avertisseur Sonore*

NGALAMOU YINIPI Jospen
SAMAKE ELHADJI Hamed

10 mai 2026

Table des matières

1	Introduction au projet	5
1.1	Objectif du projet	5
1.2	Principe de fonctionnement	6
1.3	Objectifs techniques	6
1.4	Description fonctionnelle	6
1.5	Composants et matériels disponibles	7
2	Alimentation et Régulation	8
2.1	Rôle de l'étage d'alimentation	8
2.2	Problématique d'intégration et stabilité (Cas du 7905)	9
2.3	Schéma structurel	9
2.4	Relevés Expérimentaux et Analyse	10
3	Dimensionnement du Bloc Émetteur IR	11
3.1	Objectif et schéma de l'émetteur	11
3.2	Calcul de la polarisation et contrainte de dissipation	12
3.3	La Décision d'Ingénierie Finale (Adaptation au matériel)	12
4	Présentation générale du bloc récepteur	14
4.1	Analyse de la Logique de Commutation	14
4.2	Conception du schéma sous KiCad	14
4.3	Dimensionnement et Sécurité des composants	14
4.3.1	Calcul de la valeur minimale de R_3	14
4.3.2	Droite de charge et valeur minimale de R_1	15
4.3.3	Polarisation de T2 et dimensionnement de R_2	15
4.4	Comparaison et analyse des résultats expérimentaux	17
4.4.1	Choix des valeurs normalisées	17
4.4.2	Analyse comparative et écarts	17
4.5	Rôle et Principe du Trigger de Schmitt	19
4.5.1	Problématique : De l'analogique au numérique	19
4.5.2	Architecture du montage	20
4.6	Étude Théorique et Dimensionnement	21
4.6.1	Équations des seuils	21
4.6.2	Calcul des composants (R_1 , R_2 et V_0)	21
4.6.3	Conception de la tension de référence V_0	21
4.7	Analyse et Validation par Simulation LTspice	23
4.8	Analyse Critique des Résultats Expérimentaux (TP)	24

5	Étude, Simulation et Réalisation du Bloc Astable Asymétrique	25
5.1	Présentation et Objectif du Bloc Astable	25
5.1.1	Schéma structurel de référence	25
5.2	Étude Théorique Détaillée	25
5.2.1	Démonstration des équations de temps	25
5.3	Dimensionnement des Composants ($C = 1 \mu F$)	26
5.3.1	Calcul de R_3 et R_4	27
5.4	Conception KiCad et Validation des Composants	27
5.4.1	Schéma sous KiCad	27
5.4.2	Validation des composants (BOM)	27
5.5	Validation par Simulation LTspice	27
5.6	Résultats Expérimentaux (Salle de TP)	28
5.7	Analyse et Comparaison (Théorie vs Pratique)	30
6	Étude et Validation du Bloc Sommateur	31
6.1	Objectif et justification du montage	31
6.2	Dimensionnement théorique et calculs	31
6.3	Conception sous KiCad	32
6.4	Validation par Simulation LTspice	33
6.5	Résultats Expérimentaux (Salle de TP)	34
7	Étude et Validation du Bloc Comparateur	36
7.1	Rôle du comparateur et stratégie logique	36
7.2	Conception sous KiCad	36
7.3	Validation globale par Simulation LTspice	37
7.4	Résultats Expérimentaux (Salle de TP)	38
7.5	Adaptation de sortie : Diviseur de tension	40
8	Schémas d'Ensemble du BLOC COMPAREUR	44
8.1	Schéma global sous KiCad	44
8.2	Schéma global sous LTspice	46
9	Rôle et Fonctionnement du Bloc Monostable	47
9.1	Objectif dans le système d'alarme	47
9.2	Principe de fonctionnement théorique	47
9.3	Conception et Dimensionnement des Composants	49
9.3.1	Calcul détaillé de la résistance de temporisation	49
9.4	Validation par Simulation LTspice	51
9.5	Résultats Expérimentaux (Salle de TP)	54
10	Rôle et Principe de l'Astable Commandé	56

10.1	Objectif dans la chaîne d'alarme	56
10.2	Intégration du MOSFET comme interrupteur commandé	56
10.3	Conception Structurelle sous KiCad	58
10.4	Étude Théorique et Dimensionnement (800 Hz)	59
10.4.1	Démonstration mathématique de la période	59
10.4.2	Calcul détaillé de la résistance de temporisation R_3	59
10.5	Analyse et Validation par Simulation LTspice	61
10.6	Analyse des Résultats Expérimentaux (Salle de TP)	64
11	Rôle et Principe du Filtrage	66
11.1	Problématique : De l'onde carrée à l'onde sinusoïdale	66
11.2	Architecture du Filtre : Pourquoi l'Ordre 3 ?	66
11.3	Conception Structurelle sous KiCad	66
11.4	Étude Théorique et Dimensionnement	67
11.4.1	Calcul de la fréquence de coupure	67
11.4.2	Schéma KiCad mis à jour	68
11.5	Analyse et Validation par Simulation LTspice	69
11.6	Analyse des Résultats Expérimentaux (Salle de TP)	72
11.7	Adaptation d'amplitude : Le Pont Diviseur	77
11.7.1	Étude Théorique et Dimensionnement	77
11.7.2	Validation par Simulation LTspice	77
12	Présentation du Bloc Amplificateur	80
12.1	Objectif du montage	80
12.2	Architecture choisie	80
12.3	Étude Théorique et Dimensionnement	81
12.3.1	Hypothèses de travail et contraintes	81
12.3.2	Calcul de l'étage de puissance (R_c et R_e)	81
12.3.3	Calcul du pont de polarisation (R_1 et R_2)	83
12.3.4	Dimensionnement des capacités de liaison (C_1 et C_2)	83
12.4	Validation par Simulation LTspice	85
12.4.1	Analyse Critique des Résultats	85
13	Rendu Final de la Conception	87
	Conclusion Générale	87

Résumé

Ce rapport détaille la conception, la simulation et la validation matérielle d'une chaîne électronique analogique permettant la détection de fumée et le déclenchement d'une alarme sonore cadencée. L'accent est mis sur l'analyse des écarts entre les modèles théoriques et les composants réels (AOP LM324, régulateur 7905C, MOSFET BS170).

1 Introduction au projet

1.1 Objectif du projet

L'objectif fondamental de ce projet est de concevoir un système émetteur/récepteur infrarouge (IR) capable de détecter l'apparition de fumée dans son environnement. Pour répondre aux exigences de sécurité, le dispositif doit transcrire cette détection à travers deux interfaces distinctes :

- **Une information visuelle :** L'état de surveillance du détecteur est indiqué par un jeu de LED. En l'absence de fumée, une LED verte est allumée et une rouge reste éteinte. Dès qu'une fumée est détectée, le système bascule : la LED verte s'éteint au profit de la LED rouge.
- **Une alerte sonore :** Un buzzer piézoélectrique est employé comme avertisseur sonore principal. Il doit demeurer parfaitement silencieux en l'absence de fumée, mais générer l'émission discontinue d'un signal sonore lorsque la présence de particules est avérée.




FIGURE 1 – Principe de fonctionnement global du détecteur de fumée.

1.2 Principe de fonctionnement

Le système de détection repose sur l'établissement d'une barrière optique continue. L'émetteur diffuse un faisceau infrarouge capté à distance par un phototransistor récepteur. Lorsqu'un dégagement de fumée obstrue partiellement ce faisceau, la quantité de lumière reçue par le capteur chute, générant une variation de la tension analogique. Cette perturbation agit comme le déclencheur du système : elle modifie instantanément l'état des voyants lumineux et propage un signal à travers une chaîne de traitement logique et fréquentielle visant à déclencher la sirène d'alarme selon un rythme bien défini.

1.3 Objectifs techniques

D'un point de vue technique, la conception de cette chaîne d'instrumentation analogique exige une grande fiabilité. Le système doit être capable de surveiller la zone et, en cas d'anomalie, de générer une alerte sonore répondant à un cahier des charges précis :

- Génération d'une **salve d'une fréquence de 800 Hz**.
- Activation de cette salve pendant une durée stricte de 1 **seconde**.
- Répétition de ce cycle selon une période globale de 3 **secondes**.

Le présent compte-rendu détaille l'intégralité de la démarche d'ingénierie, depuis l'analyse théorique des étages d'amplification et de filtrage jusqu'à la confrontation avec les limites physiques des composants réels.

1.4 Description fonctionnelle

La chaîne d'instrumentation analogique est scindée en plusieurs étages de conditionnement, chacun assurant un rôle précis défini par le schéma bloc du système ci-dessous :

- **Émetteur Infrarouge** : Génère le faisceau lumineux constant nécessaire à la barrière optique.
- **Récepteur Infrarouge et Signalisation** : Convertit le flux lumineux en signal électrique et gère de manière autonome l'information visuelle locale.
- **Trigger de Schmitt** : Effectue la remise en forme du signal de détection (fluctuant) pour en faire un signal binaire exploitable.
- **Astable (Cadence)** : Assure la synchronisation en vérifiant périodiquement (toutes les 3 s) l'état du détecteur.
- **Comparateur** : Interprète les signaux pour générer l'ordre de déclenchement uniquement si la présence de fumée est confirmée.
- **Monostable** : Fixe la fenêtre temporelle de l'alarme en générant un signal d'activation d'une durée de 1 s.




FIGURE 2 – Schéma bloc détaillé de la chaîne de traitement analogique.

- **Astable Commandé** : Activé par le monostable, il agit comme un oscillateur de puissance générant le signal à 800 Hz.
- **Filtrage** : Adoucit le signal rectangulaire en atténuant ses harmoniques pour obtenir une forme pseudo-sinusoïdale.
- **Amplificateur** : Procède à l'amplification de la tension pour piloter le buzzer piézoélectrique.

1.5 Composants et matériels disponibles

Pour la réalisation de ce projet, nous avons eu à notre disposition un ensemble de composants électroniques discrets et de circuits intégrés, ainsi que du matériel de laboratoire standard.

Composants	Modèle
Régulateur de tension +5V	7805
Régulateur de tension -5V	7905
LED infrarouge	SFH 4550
Phototransistor NPN	L-93DP3C
LED rouge	L-53HD
LED verte	L-934GD
Diode signal	1N4148
Amplificateur Opérationnel (AOP)	LM324
Transistor bipolaire NPN	BC546B
Transistor MOSFET canal N	BS170
Buzzer piézoélectrique	RS724-3162
Résistances (puissance 1/4 W)	-
Condensateurs	-

TABLE 1 – Nomenclature des composants électroniques.

Matériels de Laboratoire
Alimentation stabilisée +15V et -15V
Platine de prototypage (breadboard)
Oscilloscope
Sonde de mesure x10
Générateur Basse Fréquence (GBF)
Voltmètre
Ampèremètre
Câbles de connexion

TABLE 2 – Liste du matériel et des instruments de mesure.

2 Alimentation et Régulation

2.1 Rôle de l'étage d'alimentation

L'ensemble de la chaîne d'instrumentation (Astable, Trigger de Schmitt, Comparateurs) est architecturé autour d'amplificateurs opérationnels LM324. Pour que ces AOP puissent générer des signaux alternatifs basculant entre des tensions positives et négatives, une alimentation symétrique continue est indispensable.

L'objectif de cet étage est d'abaisser la tension fournie par les générateurs du laboratoire (± 15 V) pour fournir une tension régulée et stable de ± 5 V à l'ensemble du circuit. Pour cela, nous utilisons deux régulateurs de tension linéaires :

- Un **LM7805** pour réguler la tension positive théorique à +5 V.

- Un **LM7905** pour réguler la tension négative théorique à -5 V .

2.2 Problématique d'intégration et stabilité (Cas du 7905)

Lors de la mise en uvre sur la platine de prototypage, une problématique classique d'intégration analogique a été rencontrée. Si le régulateur positif (7805) présente une bonne stabilité naturelle, le régulateur négatif (7905) est intrinsèquement sujet à des oscillations à haute fréquence s'il est câblé "à vide".

Ces oscillations parasites viennent polluer les lignes d'alimentation et perturbent gravement les seuils de basculement des amplificateurs opérationnels en aval. Pour pallier ce phénomène, il est strictement nécessaire d'ajouter des condensateurs de découplage (de 100 nF) placés le plus près possible des broches d'entrée et de sortie du composant. Ces condensateurs agissent comme des réservoirs d'énergie locaux et filtrent les hautes fréquences, garantissant ainsi une tension continue lisse.

2.3 Schéma structurel

Le schéma ci-dessous, réalisé sous KiCad, illustre le câblage complet de l'étage d'alimentation, incluant le bon brochage des composants et les capacités de découplage nécessaires à la stabilité du système.




FIGURE 3 – Schéma structurel de l'alimentation symétrique $\pm 5\text{ V}$.

2.4 Relevés Expérimentaux et Analyse

Suite au câblage de ce bloc sur la platine de prototypage, des mesures de vérification ont été effectuées au voltmètre numérique à vide (sans charge). Les valeurs réelles obtenues diffèrent légèrement des valeurs théoriques constructeurs :

- Tension de sortie du régulateur positif (7805) : $V_{CC+} = +4,72 \text{ V}$
- Tension de sortie du régulateur négatif (7905) : $V_{CC-} = -4,80 \text{ V}$

Remarque d'intégration et d'analyse critique

Cette déviation est normale et s'explique par la tolérance de fabrication des régulateurs de tension (généralement autour de $\pm 4\%$ à $\pm 5\%$) ainsi que par les légères résistances de contact inhérentes à l'utilisation d'une plaque d'essai (breadboard). Ces valeurs réelles n'ont aucun impact bloquant sur le fonctionnement global de notre détecteur de fumée. L'amplificateur opérationnel LM324 accepte une très large plage de tensions d'alimentation. La seule conséquence pratique de cette asymétrie ($+4,72 \text{ V} / -4,80 \text{ V}$) sera une légère modification des tensions de saturation haute ($+V_{sat}$) et basse ($-V_{sat}$) de nos AOP, ce qui explique pourquoi les signaux d'oscillation observés à l'oscilloscope n'atteindront jamais parfaitement l'excursion théorique de $\pm 5 \text{ V}$.

3 Dimensionnement du Bloc Émetteur IR

3.1 Objectif et schéma de l'émetteur

Le bloc émetteur est constitué d'une alimentation continue de +5 V, d'un circuit de limitation de courant et de la diode infrarouge SFH 4550. L'objectif est d'émettre un signal IR continu avec la puissance la plus élevée possible pour maximiser la portée de la barrière optique.

Le schéma structurel suivant illustre le câblage final retenu pour cet étage :




FIGURE 4 – Schéma structurel de l'émetteur infrarouge intégrant la solution de dissipation thermique.

3.2 Calcul de la polarisation et contrainte de dissipation

D'après les spécifications constructeur (datasheet) de la LED-IR (SFH 4550) :

- **Courant maximal continu admissible** : $I_{F(max)} = 100 \text{ mA}$.
- **Tension de seuil directe** : $V_F \approx 1,5 \text{ V}$ (à $I_F = 100 \text{ mA}$).

Pour polariser la diode continuellement à son courant maximal sous 5 V, la loi des mailles impose une résistance équivalente R_{eq} de :

$$R_{eq} = \frac{V_{CC} - V_F}{I_{F(max)}} = \frac{5 - 1,5}{0,100} = 35 \Omega$$

Le problème thermique : La puissance que cette résistance doit dissiper sous forme de chaleur est :

$$P_R = R_{eq} \cdot I_{F(max)}^2 = 35 \times (0,100)^2 = 0,35 \text{ W}$$

Cette puissance (0,35 W) est strictement supérieure à la capacité de dissipation maximale des résistances standards disponibles au laboratoire, qui sont limitées à un quart de watt (1/4 W, soit 0,25 W). L'utilisation d'une résistance unique de 35 Ω conduirait inévitablement à sa destruction thermique.

3.3 La Décision d'Ingénierie Finale (Adaptation au matériel)

Pour contourner cette contrainte thermique tout en maintenant un courant d'émission proche de l'optimal (100 mA), et en tenant compte de l'inventaire réel des composants disponibles en salle de travaux pratiques (séries de 75 Ω , 82 Ω et 100 Ω), **nous avons pris la décision d'implanter deux résistances de 75 Ω (de 1/4 W) en parallèle.**

Cette configuration matérielle présente un double avantage décisif :

- **Résistance équivalente et courant optimal** : La mise en parallèle donne $R_{eq} = \frac{75}{2} = 37,5 \Omega$. Le courant réel injecté dans la LED-IR devient alors :

$$I_{F(r\acute{e}el)} = \frac{5 - 1,5}{37,5} \approx 93,3 \text{ mA}$$

Ce courant est suffisamment proche du maximum admissible (100 mA) pour garantir un faisceau infrarouge puissant et une longue portée de détection.

- **Répartition de la puissance dissipée** : Le courant principal de 93,3 mA se divise en deux branches égales ($\approx 46,6 \text{ mA}$ par résistance). La puissance dissipée par chaque composant chute alors à :

$$P = R \cdot I^2 = 75 \times (0,0466)^2 \approx 0,163 \text{ W}$$

Cette valeur (163 mW) est désormais largement inférieure au seuil critique de 0,25 W, garantissant ainsi la robustesse et la totale sécurité thermique de l'émetteur lors d'un fonctionnement continu.

4 Présentation générale du bloc récepteur

Le bloc récepteur constitue l'interface critique chargée de convertir le signal optique infrarouge en une information électrique exploitable. Il intègre une logique de visualisation asymétrique permettant un diagnostic immédiat de l'état du système (veille ou alarme). Le circuit s'articule autour de deux composants actifs : le phototransistor **T1** (L-93DP3C) servant de capteur et le transistor **T2** (BC546B) pilotant la signalisation.

4.1 Analyse de la Logique de Commutation

Le montage repose sur une différence de barrière de potentiel entre deux branches parallèles alimentées via la résistance R_3 :

- **Branche de surveillance (Verte)** : Nécessite une tension seuil $V_{F,verte} + V_{CE,sat} \approx 2,4 \text{ V}$.
- **Branche d'alarme (Rouge)** : Nécessite une tension seuil $3 \times V_{F,diode} + V_{F,rouge} \approx 4,35 \text{ V}$.

En l'absence de fumée, le phototransistor T_1 sature T_2 , verrouillant la tension de sortie V_s à environ 2,4 V. Ce potentiel est insuffisant pour franchir le seuil de 4,35 V de la branche rouge. En cas d'obstruction du faisceau, T_1 puis T_2 se bloquent, libérant V_s qui monte alors vers le niveau d'alarme.

4.2 Conception du schéma sous KiCad

4.3 Dimensionnement et Sécurité des composants

Cette section détaille les calculs analytiques permettant de garantir la fiabilité du matériel sous les contraintes de fonctionnement réelles.

4.3.1 Calcul de la valeur minimale de R_3

L'objectif est de dimensionner la résistance de protection R_3 pour que le courant I ne dépasse jamais la limite de $I_{max} = 20 \text{ mA}$.

Cas 1 : La LED Verte est allumée (T2 est saturé)

$$V_{cc} - R_3 \cdot I_{max} - V_{F,verte} - V_{CE,sat} = 0 \implies R_3 = \frac{5 - 2,2 - 0,2}{0,020} = 130 \, \Omega$$

Cas 2 : La LED Rouge est allumée (T2 est bloqué)

$$V_{cc} - R_3 \cdot I_{max} - 3 \times V_{F,diode} - V_{F,rouge} = 0 \implies R_3 = \frac{5 - (3 \times 0,7) - 2,25}{0,020} = 32,5 \, \Omega$$




FIGURE 5 – Schéma structurel du récepteur réalisé sous KiCad.

Analyse et choix : Pour protéger la LED verte (cas le plus restrictif), la valeur minimale absolue de R_3 est de $130\ \Omega$.

4.3.2 Droite de charge et valeur minimale de R_1

L'intégralité du courant d'émetteur de T1 traverse R_1 . La loi des mailles donne la droite de charge $I_c = -V_{ce}/R_1 + V_{cc}/R_1$. La puissance dissipée $P_d = V_{ce} \cdot I_c$ est maximale pour $V_{ce} = V_{cc}/2 = 2,5\text{ V}$. Pour respecter $P_{d,max} = 100\text{ mW}$:

$$R_{1,min} = \frac{2,5 \times (5 - 2,5)}{0,1} = \mathbf{62,5\ \Omega}$$

4.3.3 Polarisation de T2 et dimensionnement de R_2

Pour saturer T2 avec $\beta = 200$, le besoin en courant de base est $I_b = I_{c2}/\beta = 20\text{mA}/200 = 0,1\text{ mA}$. En signal faible ($V_{R1} = 0,8\text{ V}$), la maille impose :

$$R_{2,max} = \frac{V_{R1} - V_{BE,sat}}{I_b} = \frac{0,8 - 0,7}{0,0001} = \mathbf{1\text{ k}\Omega}$$

Conclusion du dimensionnement

Pour garantir la sécurité thermique et la commutation du bloc, nous fixons : $R_3 = 130\ \Omega$, $R_1 = 100\ \Omega$ et $R_2 = 1\ \text{k}\Omega$.

4.4 Comparaison et analyse des résultats expérimentaux

4.4.1 Choix des valeurs normalisées

Pour garantir la sécurité en utilisant les composants disponibles en salle de TP (Série E12/E24), nous avons retenu les valeurs suivantes :

- **Résistance R_3** : Calculée à 130Ω , nous utilisons 150Ω . Cette augmentation de 15% sécurise les LEDs tout en conservant une luminosité optimale.
- **Résistance R_1** : Calculée à $62,5 \Omega$, nous utilisons 100Ω . Ce choix réduit la dissipation thermique bien en dessous de la limite de 100 mW.
- **Résistance R_2** : Fixée à $1 \text{ k}\Omega$, correspondant à la valeur maximale autorisée pour garantir la saturation.




FIGURE 6 – Environnement de simulation LTspice du bloc récepteur.

RÉSULTATS EXPÉRIMENTAUX (RELEVÉS TP)

Tension au repos (LED Verte) : **2,30 V**

Tension en alarme (LED Rouge) : **3,964 V**

4.4.2 Analyse comparative et écarts

L'écart en mode alarme (3,964 V vs 4,35 V) s'explique par le fait qu'à faible courant ($\approx 5 \text{ mA}$), les tensions de seuil réelles des jonctions sont inférieures aux prévisions théoriques. L'excursion mesurée ($\Delta V = 1,66 \text{ V}$) reste toutefois conforme à la logique de commutation par seuils de potentiel.




FIGURE 7 – Chronogramme : Réponse face à un signal de fumée.

État du système	Simulation (Théorie)	Mesure TP (Réel)	Écart
Repos (LED Verte)	2,40 V	2,30 V	-4,1 %
Alarme (LED Rouge)	4,35 V	3,964 V	-8,8 %

TABLE 3 – Comparaison des tensions de sortie V_s .

Conclusion technique

Le bloc récepteur valide le dimensionnement analytique. Pour obtenir une sortie binaire stable face au caractère analogique du signal V_s , l'ajout d'un **Trigger de Schmitt** est indispensable.

4.5 Rôle et Principe du Trigger de Schmitt

4.5.1 Problématique : De l'analogique au numérique

Le signal provenant du capteur infrarouge (détecteur de fumée) est un signal analogique fluctuant, particulièrement sensible au bruit et aux variations lentes de la densité de la fumée, comme l'illustre la figure ci-dessous.




FIGURE 8 – Évolution fluctuante de la tension $V(t)$ en fonction de la densité de fumée.

Si nous utilisons un simple comparateur pour déclencher l'alarme, le moindre parasite autour du seuil de déclenchement provoquerait un basculement intempestif et répété de la sortie (phénomène de bagottement).

L'objectif de ce bloc est de numériser ce signal de manière robuste en utilisant un **Trigger de Schmitt non-inverseur** (comparateur à hystérésis). Ce montage définit deux seuils distincts : un seuil haut pour déclencher l'alarme, et un seuil bas pour l'éteindre, créant ainsi une zone d'immunité au bruit ("effet mémoire").




FIGURE 9 – Schéma de principe du comparateur à hystérésis (Source : Support de cours).

4.5.2 Architecture du montage

Le signal d'entrée V_e est appliqué sur l'entrée non-inverseuse (+) de l'AOP via une résistance R_1 , tandis qu'une fraction de la sortie V_s y est réinjectée via R_2 (réaction positive). L'entrée inverseuse (-) est fixée à un potentiel de référence V_0 .




FIGURE 10 – Schéma structurel (KiCad).




FIGURE 11 – Schéma dimensionné (10k Ω / 100k Ω).

4.6 Étude Théorique et Dimensionnement

4.6.1 Équations des seuils

L'AOP bascule lorsque $V^{(+)} = V^{(-)}$. D'après le théorème de Millman :

$$V^{(+)} = \frac{V_e \cdot R_2 + V_s \cdot R_1}{R_1 + R_2} \quad \text{et} \quad V^{(-)} = V_0 \quad (1)$$

Le cahier des charges impose une tension de saturation théorique de $\pm 5V$, et des seuils de basculement stricts : un **Seuil Haut** (V_{TH}) à $3,5V$ et un **Seuil Bas** (V_{TL}) à $2,5V$.

En isolant V_e , on obtient les équations des deux seuils :

$$V_{TH} = V_0 \left(1 + \frac{R_1}{R_2} \right) - (-5) \left(\frac{R_1}{R_2} \right) = 3,5 \text{ V} \quad (\text{Équation 1})$$

$$V_{TL} = V_0 \left(1 + \frac{R_1}{R_2} \right) - (+5) \left(\frac{R_1}{R_2} \right) = 2,5 \text{ V} \quad (\text{Équation 2})$$

4.6.2 Calcul des composants (R_1 , R_2 et V_0)

La largeur de l'hystérésis s'obtient en soustrayant (Eq 1 - Eq 2) :

$$V_{TH} - V_{TL} = 10 \left(\frac{R_1}{R_2} \right) \implies 3,5 - 2,5 = 10 \left(\frac{R_1}{R_2} \right) \implies \mathbf{R_2 = 10 \cdot R_1}$$

En fixant arbitrairement une valeur standard pour R_1 , nous déduisons R_2 :

Choix des résistances de réaction

$$\mathbf{R_1 = 10 \text{ k}\Omega \implies R_2 = 100 \text{ k}\Omega}$$

Pour trouver la tension de référence V_0 , on additionne (Eq 1 + Eq 2) :

$$V_{TH} + V_{TL} = 2 \cdot V_0 \left(1 + \frac{R_1}{R_2} \right) \implies 6 = 2 \cdot V_0 (1 + 0,1) \implies \mathbf{V_0 = \frac{6}{2,2} \approx 2,727 \text{ V}}$$

4.6.3 Conception de la tension de référence V_0

Puisque nous disposons d'une alimentation à $+5V$, nous pouvons générer cette tension de référence de $2,727V$ à l'aide d'un pont diviseur de tension composé de deux résistances, R_A et R_B .

L'équation du pont diviseur est :

$$V_0 = 5V \cdot \frac{R_B}{R_A + R_B} \implies 2,727 = 5 \cdot \frac{R_B}{R_A + R_B}$$

Pour simplifier, utilisons la valeur théorique fractionnaire $V_0 = \frac{30}{11}$ calculée précédemment :

$$\begin{aligned}\frac{30}{11} &= 5 \cdot \frac{R_B}{R_A + R_B} \\ \frac{6}{11} &= \frac{R_B}{R_A + R_B} \\ 6(R_A + R_B) &= 11R_B \\ 6R_A + 6R_B &= 11R_B \\ 6R_A &= 5R_B \\ R_B &= 1,2 \cdot R_A\end{aligned}$$

Nous devons trouver des valeurs normalisées de la série E12 qui respectent ce rapport de 1,2. En choisissant $R_A = 10 \text{ k}\Omega$, nous obtenons une valeur parfaitement normalisée pour R_B :

$$R_A = 10 \text{ k}\Omega \implies R_B = 12 \text{ k}\Omega$$




FIGURE 12 – Schéma du pont diviseur générant la tension de référence $V_0 \approx 2,72\text{V}$.

4.7 Analyse et Validation par Simulation LTspice

Pour valider l'apparition de l'hystérésis, nous avons simulé le montage en appliquant un signal d'entrée triangulaire lent (source PULSE), simulant ainsi l'accumulation puis la dissipation progressive de la fumée.




FIGURE 13 – Schéma de simulation LTspice du Trigger de Schmitt.




FIGURE 14 – Tension d'entrée V_e (Triangulaire).




FIGURE 15 – Tension de sortie V_s (Numérisée).

Interprétation de la simulation : La simulation confirme parfaitement la théorie. Le signal analogique (Fig. 7) est transformé en un signal logique franc (Fig. 8). Les fronts de commutation sont parfaitement raides, prouvant que la transition entre "absence de fumée" et "détection de fumée" se fait sans aucune hésitation de l'AOP.

4.8 Analyse Critique des Résultats Expérimentaux (TP)

La manipulation en salle de TP nous a permis de confronter nos calculs théoriques à la réalité des composants physiques (AOP LM324). Contrairement à la simulation, le circuit a été alimenté en tension asymétrique (0V/5V) pour interfacer avec la logique numérique classique.




FIGURE 16 – **Mesure brute en sortie d'AOP** : Le signal est parfaitement carré, validant la fonction de numérisation. Cependant, on note que le niveau haut plafonne à **3,76 V** (et non 5 V). Ceci illustre le "déchet de tension" (dropout) inhérent à l'étage de sortie d'un LM324 classique, qui ne peut pas atteindre parfaitement le rail d'alimentation supérieur ($V_{cc} - 1,2V$).

Conclusion Générale du Bloc Trigger

Le dimensionnement de ce comparateur à hystérésis ($R_1 = 10k\Omega$, $R_2 = 100k\Omega$, $V_0 = 2,72V$) est un succès. La génération de la référence par un pont diviseur ($10k\Omega/12k\Omega$) a été validée. Le système permet de s'affranchir du bruit du capteur grâce à ses deux seuils distincts (2,5V et 3,5V). L'analyse critique en salle de TP a mis en évidence les limites physiques des amplificateurs opérationnels non-"Rail-to-Rail", nécessitant une réflexion d'ingénieur pour garantir de vrais niveaux logiques 0/5V avant d'attaquer l'étage Astable.




FIGURE 17 – **Signal optimisé pour la logique TTL** : Sur ce second relevé, le signal carré atteint une amplitude idéale de **5,12 V** avec un état bas à 0V.

5 Étude, Simulation et Réalisation du Bloc Astable Asymétrique

5.1 Présentation et Objectif du Bloc Astable

L'objectif de ce bloc est de générer le signal de commande de l'avertisseur sonore. Pour produire un "bip" d'alarme périodique, le système doit générer une impulsion toutes les 3 secondes ($T = 3$ s), dont la durée n'excède pas 150 ms ($T_b = 150$ ms).

5.1.1 Schéma structurel de référence

Pour obtenir ce rapport cyclique très faible, la boucle de contre-réaction classique a été modifiée par l'ajout du "Bloc A", composé de deux diodes (D_1, D_2) et de deux résistances (R_3, R_4) permettant de dissocier les chemins de charge et de décharge du condensateur.

5.2 Étude Théorique Détaillée

5.2.1 Démonstration des équations de temps

On utilise l'équation de charge d'un condensateur : $v_c(t) = V_{\text{final}} + (V_{\text{initial}} - V_{\text{final}})e^{-t/\tau}$. Les seuils de basculement sont fixés par R_1 et R_2 : $V_{H/L} = \pm V_{cc} \frac{R_1}{R_1 + R_2}$.




FIGURE 18 – Schéma de principe du bloc astable asymétrique.

Phase de Charge (État Haut : $V_s = +V_{cc}$)

Le condensateur se charge de V_L vers $+V_{cc}$ via R_3 . Le basculement vers l'état bas se produit à V_H au temps T_h .

$$V_H = V_{cc} + (V_L - V_{cc})e^{-\frac{T_h}{R_3 C}}$$

$$\frac{V_H - V_{cc}}{V_L - V_{cc}} = e^{-\frac{T_h}{R_3 C}} \implies T_h = R_3 C \ln \left(\frac{V_{cc} - V_L}{V_{cc} - V_H} \right)$$

En remplaçant par les expressions des seuils, on démontre que :

$$T_h = R_3 \cdot C \cdot \ln \left(1 + 2 \frac{R_1}{R_2} \right) \quad (2)$$

Phase de Décharge (État Bas : $V_s = -V_{cc}$)

Par un raisonnement identique sur la décharge via R_4 vers $-V_{cc}$, on obtient :

$$T_b = R_4 \cdot C \cdot \ln \left(1 + 2 \frac{R_1}{R_2} \right) \quad (3)$$

5.3 Dimensionnement des Composants ($C = 1 \mu\text{F}$)

Le cahier des charges impose $T = 3 \text{ s}$ et $T_b = 0,15 \text{ s}$. Nous en déduisons la durée de l'état haut (silence) : $T_h = T - T_b = 2,85 \text{ s}$. Pour simplifier les calculs, nous imposons l'égalité des résistances du pont diviseur : $R_1 = R_2 = 10 \text{ k}\Omega$. Le facteur logarithmique devient ainsi $\ln(1+2) = \ln(3) \approx 1,0986$. Nous choisissons un condensateur de $C = 1 \mu\text{F}$ (10^{-6} F).

5.3.1 Calcul de R_3 et R_4

- **Résistance de décharge R_4 (Bip sonore) :**

$$R_4 = \frac{T_b}{C \cdot \ln(3)} = \frac{0,15}{10^{-6} \cdot 1,0986} \approx \mathbf{136,5 \text{ k}\Omega}$$

*Choix de la valeur normalisée (Série E12) : **150 k Ω** (ou 120 k Ω + potentiomètre).*

- **Résistance de charge R_3 (Silence) :**

$$R_3 = \frac{T_h}{C \cdot \ln(3)} = \frac{2,85}{10^{-6} \cdot 1,0986} \approx \mathbf{2594 \text{ k}\Omega} \approx 2,59 \text{ M}\Omega$$

*Choix de la valeur normalisée (Série E12) : **2,7 M Ω** .*

5.4 Conception KiCad et Validation des Composants

5.4.1 Schéma sous KiCad

L'implémentation du circuit sous KiCad permet de préparer le routage du PCB. Le schéma intègre les composants dimensionnés précédemment.

5.4.2 Validation des composants (BOM)

Afin de garantir le bon fonctionnement de la carte finale et le respect des constantes de temps, nous avons sélectionné et validé les composants suivants :

- **AOP (U1) : LM324** (Quadruple amplificateur opérationnel). Standard et robuste pour cette gamme de fréquences.
- **Condensateur C : 1 μF** . Le choix d'une faible valeur capacitive (1 μF au lieu de 100 μF) permet d'utiliser un condensateur plastique ou céramique, beaucoup plus précis et stable dans le temps qu'un condensateur électrolytique (qui possède des courants de fuite faussant l'astable).
- **Diodes D_1, D_2 : 1N4148**. Diodes de commutation rapide parfaitement adaptées aux petits signaux de notre circuit.
- **Résistances : $R_1 = R_2 = 10 \text{ k}\Omega$, $R_4 = 150 \text{ k}\Omega$, $R_3 = 2,7 \text{ M}\Omega$** . Résistances classiques tolérance 5% (format traversant 1/4W ou CMS selon le choix final du routage).

5.5 Validation par Simulation LTspice

Interprétation : La simulation LTspice valide le principe de l'astable. La superposition des courbes confirme parfaitement la corrélation entre la charge du condensateur V_c et les commutations de la sortie V_s . Le signal de sortie V_s présente la forte asymétrie désirée,




FIGURE 19 – Schéma structurel du bloc astable asymétrique réalisé sous KiCad.

avec des impulsions brèves (état bas) séparées par de longues périodes de silence (état haut). La tension aux bornes du condensateur oscille distinctement entre les deux seuils de basculement (V_H et V_L). On observe clairement que la pente de charge est beaucoup plus douce que la pente de décharge, confirmant le dimensionnement asymétrique de R_3 et R_4 .

5.6 Résultats Expérimentaux (Salle de TP)

Lors de la manipulation, nous avons câblé le circuit sur plaque d'essai et visualisé les signaux à l'aide d'un oscilloscope numérique. Ces relevés constituent la validation finale de notre système.




FIGURE 20 – Saisie du montage astable sous LTspice.




FIGURE 21 – Superposition de la tension de sortie V_s et de la tension condensateur V_c .

Synthèse des Relevés Expérimentaux

- Période totale (T) mesurée : **2,66 secondes**
- Durée de l'impulsion (T_b) mesurée : **140 millisecondes**




FIGURE 22 – Signal de sortie V_s (créneaux asymétriques).FIGURE 23 – Tension de charge/décharge du condensateur V_c .

FIGURE 24 – Mesure de la période réelle.




FIGURE 25 – Mesure de la durée d'impulsion.

5.7 Analyse et Comparaison (Théorie vs Pratique)

Afin de valider rigoureusement notre travail, nous comparons les valeurs issues de notre dimensionnement théorique avec les résultats de la simulation LTspice et les mesures physiques à l'oscilloscope.

Paramètre	Cahier des charges	Simulation LTspice	Relevé TP
Durée impulsion (T_b)	≤ 150 ms	144,0 ms	140,0 ms
Période totale (T)	3,00 s	$\approx 2,75$ s	2,66 s

TABLE 4 – Tableau comparatif des performances de l'astable.

Justification des écarts observés :

- **Modèle des diodes non idéales** : Les équations théoriques ($\ln(3)$) supposent des diodes idéales. En réalité, les diodes 1N4148 présentent une chute de tension directe ($V_d \approx 0,6$ V) qui modifie la tension effective de charge/décharge, ce qui explique pourquoi la simulation donne des temps très légèrement différents de la théorie mathématique pure.

- **Tolérance des composants :** En salle de TP, les condensateurs présentent souvent une tolérance allant de 10% à 20%. De même, les résistances sont précises à 5%. Ces incertitudes cumulées expliquent la période réelle de 2,66 s au lieu des 3,00 s visées.
- **Validation globale :** Malgré ces tolérances inhérentes à l'électronique analogique, l'impulsion T_b mesurée à 140 ms respecte parfaitement la contrainte stricte de sécurité ($T_b \leq 150$ ms) pour l'avertisseur sonore.

Conclusion du Bloc Astable

Le bloc astable a été redimensionné et validé avec succès avec un condensateur de $1\mu\text{F}$ optimisant la précision. L'introduction du "Bloc A" a permis de créer un signal asymétrique, idéal pour piloter l'avertisseur sonore. Les mesures expérimentales (140 ms d'impulsion toutes les 2,66 s) valident notre conception et répondent parfaitement aux contraintes du cahier des charges.

6 Étude et Validation du Bloc Sommateur

6.1 Objectif et justification du montage

Le bloc comparateur final doit détecter la coïncidence temporelle exacte entre le signal du trigger (présence de fumée à +5V) et l'impulsion de l'astable (cadence sonore à -5V). Effectuer une comparaison directe entre deux signaux de même amplitude ($\pm 5\text{V}$) risquerait d'entraîner des instabilités ou des déclenchements intempestifs dus au bruit.

Il est donc nécessaire de conditionner le signal de l'astable en le décalant vers le haut pour créer un seuil de référence strictement positif ou nul. Le montage sommateur a pour rôle d'additionner le signal de l'astable (V_{ast}) à une tension continue de référence de +5V, selon l'équation de transfert visée :

$$V_{seuil} = V_{ast} + 5\text{V} \quad (4)$$

6.2 Dimensionnement théorique et calculs

Pour réaliser cette opération mathématique, nous utilisons un **sommateur non-inverseur** à base d'amplificateur opérationnel. En supposant l'AOP idéal et fonctionnant en régime linéaire (assuré par la boucle de contre-réaction négative via R_6), nous pouvons appliquer le théorème de Millman.

Tension sur l'entrée non-inverseuse (V^+) :

$$V^+ = \frac{\frac{V_{ast}}{R_8} + \frac{5V}{R_9}}{\frac{1}{R_8} + \frac{1}{R_9}} \quad (5)$$

En imposant des résistances d'entrée identiques ($R_8 = R_9 = R$), l'équation se simplifie et le réseau de résistances agit comme un moyennneur :

$$V^+ = \frac{V_{ast} + 5V}{2}$$

Amplification : Pour obtenir $V_{seuil} = V_{ast} + 5V$ en sortie, l'AOP doit compenser la division par 2 avec un gain en tension (A_v) de 2. La structure non-inverseuse classique nous donne :

$$A_v = 1 + \frac{R_6}{R_5} = 2 \implies R_5 = R_6 \quad (6)$$

Validation des composants : Pour standardiser la nomenclature (BOM) et minimiser les courants de polarisation, nous fixons la valeur de toutes les résistances du montage à 10 k Ω .

6.3 Conception sous KiCad

Le schéma suivant présente la conception du circuit sous KiCad, intégrant le placement des composants pour le futur routage du PCB.




FIGURE 26 – Schéma structurel du montage sommateur sous KiCad.

6.4 Validation par Simulation LTspice

Avant de passer au câblage, une simulation temporelle est effectuée pour confirmer la translation de tension (offset) sans distorsion du signal carré asymétrique.




FIGURE 27 – Saisie du schéma complet (Astable + Sommateur) sous LTspice.




FIGURE 28 – Superposition de V_{ast} (bleu) et V_{seuil} (vert).




FIGURE 29 – Signal V_{seuil} après offset (+5V).

Analyse des chronogrammes : La simulation confirme le comportement idéal du montage. Le signal asymétrique de l'astable est parfaitement décalé vers le haut d'une valeur de +5V. Le nouveau signal de seuil évolue désormais strictement entre 0V (lors du "bip") et +10V (lors du silence).

6.5 Résultats Expérimentaux (Salle de TP)

Le montage a été câblé en laboratoire à l'aide d'un circuit intégré LM324. Cette étape pratique est cruciale pour confronter notre modèle théorique aux imperfections des composants réels.




FIGURE 30 – Relevé à l'oscilloscope de la tension de seuil générée (V_{seuil}).

Synthèse des Mesures Expérimentales

- Amplitude crête-à-crête mesurée : **9,20 Volts**
- État bas du signal : $\approx 0 \text{ V}$
- État haut du signal : **9,20 V**

Analyse approfondie et justification de l'écart : La théorie mathématique pure et la simulation prévoient une amplitude crête-à-crête de 10V. Le relevé expérimental de **9,20 V** met en évidence les limites de l'électronique analogique réelle, sans pour autant remettre en cause la validité du montage.

L'amplificateur opérationnel du bloc astable (LM324) qui génère V_{ast} est alimenté en $\pm 5\text{V}$. Ce composant n'est pas de technologie *Rail-to-Rail*. Son étage de sortie, constitué de transistors bipolaires, engendre inévitablement une chute de tension interne ($V_{CE,sat}$). De ce fait, la tension de saturation haute maximale n'atteint pas $+5\text{V}$, mais plafonne

autour de $+4,2V$.

En injectant cette valeur réelle dans notre équation de transfert, on retrouve précisément notre mesure expérimentale :

$$V_{seuil,rel} = V_{ast,sat} + 5V = 4,2V + 5V = \mathbf{9,2V}$$

Conclusion du Bloc Sommateur

Les essais en salle de TP confirment la robustesse de notre conception. La translation de tension est effective et parfaitement maîtrisée. L'amplitude obtenue ($0V$ à $9,2V$) crée une marge de sécurité logique optimale : le seuil dynamique est suffisamment net pour attaquer l'étage comparateur final et garantir un déclenchement de l'alarme sans ambiguïté.

7 Étude et Validation du Bloc Comparateur

7.1 Rôle du comparateur et stratégie logique

Le bloc comparateur constitue l'organe de décision de notre système d'alarme. Son objectif est de générer une impulsion positive (+15V) **uniquement** lorsqu'une impulsion de l'astable et la présence de fumée sont détectées simultanément. Il agit comme une porte logique **ET** analogique.




FIGURE 31 – Schéma de principe et comportement attendu du comparateur.

Le comparateur est alimenté en $\pm 15V$. Il compare la tension issue du Trigger de Schmitt ($V_{trigger}$) appliquée sur l'entrée non-inverseuse (V^+) avec le seuil dynamique issu du sommateur (V_{offset}) appliqué sur l'entrée inverseuse (V^-) :

- **Fumée absente** ($V_{trigger} = -5V$) : V^+ est toujours inférieur à V_{offset} (qui vaut 0V ou 9,2V). La sortie reste à $-15V$.
- **Fumée présente** ($V_{trigger} = +5V$) :
 - Pendant le silence de l'astable ($V_{offset} \approx +9,2V$) : $V^+ < V^-$. La sortie reste à $-15V$.
 - Pendant le **bip** de l'astable ($V_{offset} \approx 0V$) : $V^+ > V^-$. La sortie bascule à $+15V$.

7.2 Conception sous KiCad




FIGURE 32 – Schéma du comparateur sous KiCad (AOP LM324 alimenté en $\pm 15V$).

7.3 Validation globale par Simulation LTspice

Afin de valider l'ensemble de la chaîne d'acquisition (Astable + Sommateur + Trigger + Comparateur), nous avons modélisé le système complet sous LTspice.






FIGURE 33 – Saisie du schéma d'ensemble du système d'alarme sous LTspice.

Interprétation : La simulation (Figure 12) montre en bleu le signal de présence de fumée ($V_{trigger}$) et en vert la cadence de l'astable décalée (V_{offset}). La Figure 13 prouve que le comparateur génère bien des impulsions positives de +15V **exclusivement** aux instants où le signal bleu est à +5V (fumée) ET le signal vert à 0V (bip). La logique de l'alarme est parfaitement validée.

FIGURE 34 – Superposition $V_{trigger}$ et V_{offset} .FIGURE 35 – Sortie du comparateur (V_{comp}).

7.4 Résultats Expérimentaux (Salle de TP)

Le comparateur a été câblé en laboratoire. Pour cette mesure, nous avons simulé la présence de fumée (Trigger à +5V) et observé la sortie du comparateur.




FIGURE 36 – Relevé de la sortie du comparateur (Alarme active).

Analyse du signal réel : Le signal obtenu présente bien des créneaux de 150ms toutes les 3s, conformément au cahier des charges. L'oscilloscope indique une amplitude de l'impulsion mesurée à 14,0V (Figure 14).

Bien que l'AOP soit alimenté en $\pm 15V$, le signal n'atteint pas parfaitement +15V. Comme expliqué lors de l'étude du sommateur, l'AOP (LM324) possède une tension de déchet. En saturation haute, il perd environ 1V à 1,5V en interne. Le niveau de +14,0V est donc

tout à fait nominal et attendu pour ce composant.

7.5 Adaptation de sortie : Diviseur de tension

Le signal récupéré en sortie du comparateur (environ +14V en pratique) est trop élevé pour piloter directement l'étage suivant. Il doit être atténué pour retrouver des niveaux logiques standardisés compatibles avec l'avertisseur sonore (amplitude cible de 5V).

Pour ce faire, nous insérons un quadripôle atténuateur, qui est un simple **pont diviseur de tension**. Le rapport d'atténuation théorique requis est :

$$k = \frac{V_{out}}{V_{comp}} = \frac{5V}{15V} = \frac{1}{3}$$

L'équation du pont diviseur non chargé nous donne :

$$\frac{R_B}{R_A + R_B} = \frac{1}{3} \implies R_A = 2 \cdot R_B$$

Choix des valeurs normalisées (Série E12) : Pour limiter la consommation de courant tout en gardant une bonne immunité au bruit, nous travaillons avec des résistances de l'ordre de la dizaine de kilo-ohms.

- Nous fixons la résistance parallèle à $R_B = 10 \text{ k}\Omega$.
- Il nous faut donc théoriquement $R_A = 20 \text{ k}\Omega$.

Adaptation pratique en Salle de TP

La valeur de $20 \text{ k}\Omega$ n'étant pas une valeur normalisée standard présente dans nos tiroirs de laboratoire, nous avons contourné cette contrainte matérielle de manière très simple : **nous avons placé deux résistances de $10 \text{ k}\Omega$ en série** pour constituer R_A .

Validation par simulation LTspice

La simulation confirme parfaitement notre dimensionnement : l'impulsion de 15V issue du comparateur (en vert) est correctement atténuée à 5V (en bleu) par le pont diviseur.




FIGURE 37 – Saisie du diviseur sous Ki-Cad.




FIGURE 38 – Saisie du diviseur sous LTspice.




FIGURE 39 – Atténuation du signal simulée sous LTspice.

Validation expérimentale en Salle de TP

Le pont diviseur a été ajouté à la sortie de notre comparateur réel sur la plaque d'essai.




FIGURE 40 – Relevé à l'oscilloscope du signal d'alarme final atténué.

Synthèse des Mesures Expérimentales (Validation du Comparateur)

- **Amplitude crête-à-crête mesurée : 4,72 Volts**
- **Conformité** : Le signal est parfaitement redimensionné pour s'interfacer avec la logique de l'avertisseur. Le montage répond exactement aux exigences du cahier des charges expérimental.

Analyse et justification de l'écart : La valeur mesurée est de **4,72 V** au lieu des 5,00 V idéaux. Cet écart est parfaitement logique et démontre la cohérence de l'ensemble de notre chaîne analogique.

Comme nous l'avons mesuré précédemment (Figure 14), la tension réelle en sortie du comparateur n'était pas de 15V, mais de 14,0V à cause de la tension de déchet du composant LM324. En appliquant notre facteur d'atténuation ($k = 1/3$) sur cette tension d'entrée

réelle, nous obtenons mathématiquement :

$$V_{out,rel} = 14,0V \times \frac{1}{3} \approx \mathbf{4,66V}$$

La mesure expérimentale de **4,72 V** est extrêmement proche de cette prédiction. La très légère différence résiduelle (0,06V) est induite par la tolérance de fabrication des résistances de 10 kΩ (±5%) utilisées en salle de TP.

Conclusion Générale du Système

L'ensemble de la chaîne de traitement logique analogique a été dimensionné, simulé et validé expérimentalement avec succès. Le comparateur remplit parfaitement son rôle de porte "ET" logique, garantissant le déclenchement de l'alarme uniquement en cas de fumée. Le diviseur final assure la compatibilité matérielle de l'amplitude (4,72V) avec le reste du circuit en laboratoire.

8 Schémas d'Ensemble du BLOC COMPAREUR

Afin de synthétiser l'architecture complète de la chaîne de traitement analogique, nous regroupons dans cette section les schémas d'ensemble intégrant le Trigger de Schmitt, le Sommateur, le Comparateur et le Quadripôle diviseur de tension. Ces documents illustrent l'intégration globale du système avant le passage à la réalisation matérielle (PCB).

8.1 Schéma global sous KiCad

Le schéma KiCad rassemble toutes les sous-sections logiques étudiées précédemment. Il servira de référence directe pour l'association des empreintes et le routage de la carte électronique.




FIGURE 41 – Schéma structurel complet de l'étage de décision sous KiCad.

8.2 Schéma global sous LTspice

La modélisation complète sous LTspice a permis de simuler la chaîne de détection dans sa globalité et de valider les interactions entre chaque bloc (impédances d'entrée/sortie, décalages de tension) avant le montage final en laboratoire.




FIGURE 42 – Saisie du système d'alarme complet sous LTspice pour validation globale.

9 Rôle et Fonctionnement du Bloc Monostable

9.1 Objectif dans le système d'alarme

Le bloc précédent (le comparateur) génère une impulsion de commande de très courte durée (150 ms) lorsque la présence de fumée coïncide avec le cycle de l'astable. Cette durée est insuffisante pour garantir un déclenchement clair et prolongé de l'avertisseur sonore de puissance.

Le rôle du bloc **monostable** est de "calibrer" cette commande. Il doit détecter le front de l'impulsion issue du comparateur (adaptée à ± 5 V) et générer en réponse un état instable d'une durée précisément fixée à **1 seconde** ($T_{instable} = 1$ s). Ce montage doit également être redéclenchable.

9.2 Principe de fonctionnement théorique

Le circuit étudié repose sur un amplificateur opérationnel monté en comparateur à hystérésis avec une boucle de temporisation RC.




FIGURE 43 – Schéma de principe du monostable (Source : Support de cours).

À l'état de repos (état stable), la tension de sortie V_s est à son maximum positif $+V_{cc}$, et le condensateur est chargé à $+V_{cc}$.

Lorsqu'une impulsion de commande (passage à $+5$ V) arrive sur l'entrée V_e , le potentiel sur l'entrée non-inverseuse V^+ chute brusquement. Le système bascule dans son état instable :

- La sortie V_s bascule à $-V_{cc}$.
- Le condensateur entame sa décharge de $+V_{cc}$ vers $-V_{cc}$ à travers la résistance R .

Cet état dure pendant un temps θ_I (durée de l'état instable) jusqu'à ce que la tension de charge du condensateur V_c atteigne le seuil de basculement inférieur du comparateur, provoquant le retour à l'état stable initial.




FIGURE 44 – Chronogrammes théoriques du monostable (Source : Support de cours).

9.3 Conception et Dimensionnement des Composants

Avant de dimensionner les composants, nous avons modélisé la structure de base du mono-stable sous KiCad. L'AOP utilisé est un LM324. La cellule de temporisation est constituée de R_{17} et C_6 . Le pont diviseur fixant les seuils d'hystérésis (V^+) est composé de R et R_{18} , que nous fixerons arbitrairement à 10 k Ω pour imposer une hystérésis symétrique.




FIGURE 45 – Saisie initiale du schéma sous KiCad (avant dimensionnement).

9.3.1 Calcul détaillé de la résistance de temporisation

Le cahier des charges impose une durée de l'état instable $\theta_I = 1$ s. Pour garantir une bonne stabilité temporelle, nous choisissons un condensateur plastique de capacité $C = 1 \mu\text{F}$.

Démonstration du temps d'instabilité (θ_I) : Lors du basculement à l'état instable (instant $t = 0$), le condensateur est initialement chargé à $V_c(0) = +V_{cc}$. Il se décharge vers $-V_{cc}$ à travers la résistance de temporisation R . L'équation de la tension aux bornes du condensateur est :

$$V_c(t) = V_{final} + (V_{initial} - V_{final}) \cdot e^{-\frac{t}{R \cdot C}} \quad (7)$$

$$V_c(t) = -V_{cc} + (+V_{cc} - (-V_{cc})) \cdot e^{-\frac{t}{\tau}} = -V_{cc} + 2V_{cc} \cdot e^{-\frac{t}{\tau}} \quad (8)$$

Le retour à l'état stable se produit lorsque $V_c(t)$ atteint le seuil de basculement inférieur V^+ . Puisque nous avons choisi des résistances égales pour le pont d'hystérésis, et en considérant l'équation au nud V^+ (avec V_e repassé à $-5V \approx 0V$ pour simplifier l'analyse au basculement), le seuil est :

$$V_{bas}^+ = \frac{V_s}{3} = \frac{-V_{cc}}{3}$$

En posant $V_c(\theta_I) = \frac{-V_{cc}}{3}$:

$$\begin{aligned}\frac{-V_{cc}}{3} &= -V_{cc} + 2V_{cc} \cdot e^{-\frac{\theta_I}{R \cdot C}} \\ \frac{2}{3}V_{cc} &= 2V_{cc} \cdot e^{-\frac{\theta_I}{R \cdot C}} \\ \frac{1}{3} &= e^{-\frac{\theta_I}{R \cdot C}} \\ \ln\left(\frac{1}{3}\right) &= -\frac{\theta_I}{R \cdot C} \implies \theta_I = R \cdot C \cdot \ln(3)\end{aligned}$$

Note : La formule de votre support de cours ($\theta_I = 2RC \ln(3)$) suggère une configuration légèrement différente ou une pondération spécifique de l'entrée V_e . Nous utiliserons la formule du cours pour le calcul final.

En appliquant la formule du cours $\theta_I = 2 \cdot R \cdot C \cdot \ln(3)$:

$$R = \frac{\theta_I}{2 \cdot C \cdot \ln(3)} = \frac{1}{2 \cdot 10^{-6} \cdot \ln(3)} \approx 455\,124\,\Omega$$

Choix des valeurs normalisées

La résistance calculée est d'environ 455 kΩ. Pour la réalisation pratique (série E12), nous sélectionnons la valeur normalisée la plus proche : $R = 470\text{ k}\Omega$. La capacité reste à $C = 1\text{ }\mu\text{F}$.




FIGURE 46 – Schéma KiCad mis à jour avec les valeurs dimensionnées (470kΩ et 1μF).

9.4 Validation par Simulation LTspice

Afin de valider la réponse temporelle de notre dimensionnement avec $R = 470\text{ k}\Omega$ et $C = 1\mu\text{F}$, nous avons simulé le circuit sous LTspice.




FIGURE 47 – Saisie du montage monostable sous LTspice.

Pour modéliser l'impulsion de commande issue du comparateur, nous avons configuré une source 'PULSE' générant un créneau de 150ms toutes les 3s. Nous avons forcé la condition initiale du condensateur à +15V ('ic V(Vc)=15') pour simuler le point de départ de l'état stable.

Analyse des chronogrammes : Les résultats LTspice (Figures 7, 8 et 9) confirment parfaitement le principe théorique.

- À chaque front de l'impulsion de commande (en vert sur la Fig. 7), la sortie V_s bascule violemment de +15V à -15V.
- Ce basculement (état instable) se maintient de manière autonome, "allongeant" la courte impulsion initiale de 150ms.
- La Figure 9 illustre la décharge du condensateur (courbe rouge) dictée par notre constante de temps $\tau = R \cdot C = 0,47\text{ s}$.
- Le temps de maintien de l'état bas simulé correspond à nos attentes pour une résistance de $470\text{ k}\Omega$, validant ainsi notre choix matériel.




FIGURE 48 – Superposition de la commande V_e (vert) et de la sortie V_s (bleu).




FIGURE 49 – Tension de sortie V_s isolée (impulsions calibrées).




FIGURE 50 – Décharge et recharge exponentielles du condensateur (rouge) face au basculement de la sortie (bleu).

Commentaire sur les performances simulées

On observe particulièrement sur ces graphes la robustesse de l'étage de temporisation : la durée simulée de l'état instable est virtuellement identique à notre prévision théorique de 1,03 s. De plus, la phase de recharge du condensateur (temps de récupération θ_R , visible en rouge sur la Figure 9) se termine bien avant l'arrivée de la prochaine impulsion (toutes les 3 s). Cela prouve par la simulation que le système est correctement dimensionné pour respecter le critère de redéclenchabilité imposé par le cahier des charges.

9.5 Résultats Expérimentaux (Salle de TP)

L'étape ultime consiste à confronter nos modèles à la réalité matérielle. Le circuit a été implémenté sur une plaque d'essai avec un AOP LM324, une résistance de $470\text{k}\Omega$ et un condensateur de $1\mu\text{F}$.




FIGURE 51 – Relevé à l'oscilloscope : Mesure de la durée de l'impulsion du monostable (θ_I).

Synthèse des Mesures en Laboratoire

- **Durée de l'impulsion mesurée (θ_I) : 1,000 seconde**

Analyse critique et justification : Le résultat obtenu à l'oscilloscope est exceptionnel. La durée de l'impulsion générée est mesurée très précisément à **1,000 s** (cf. curseur Δt sur la Figure 10).

Cette précision quasi-parfaite ($\approx 1\text{ s}$) prouve que le choix de la résistance normalisée de $470\text{ k}\Omega$ (proche de la valeur théorique de $455\text{ k}\Omega$) compense idéalement les légères imperfections du condensateur (tolérance capacitive) et de l'AOP (tensions de déchet $V_{sat} \approx 14\text{V}$ au lieu de 15V en charge réelle).

Le système est bien redéclenchable, car la période de notre astable (3 s) est très supérieure à la durée de l'impulsion (1 s) additionnée au temps de récupération θ_R du condensateur.

Conclusion Finale du Bloc Monostable

L'étude, la conception sous KiCad, la validation sous LTspice et l'implémentation en salle de TP du bloc monostable ont été menées à bien. Le circuit agit comme une temporisation fiable, transformant un signal d'alerte éphémère (150ms) en une commande de puissance prolongée d'exactement **1 seconde**. Ce bloc finalise l'architecture de commande de notre système d'alarme électronique.

10 Rôle et Principe de l'Astable Commandé

10.1 Objectif dans la chaîne d'alarme

Le bloc précédent (le monostable) a pour fonction de temporiser l'alarme, c'est-à-dire de maintenir une consigne d'alerte (niveau logique haut) pendant exactement **1 seconde** suite à une détection de fumée. Cependant, la sortie de ce monostable est un signal continu (DC), ce qui est incapable d'exciter un transducteur acoustique (comme un haut-parleur ou un buzzer piézoélectrique).

L'objectif de ce dernier bloc, l'**astable commandé**, est de hacher ce signal continu pour générer une onde rectangulaire de fréquence audio. Le cahier des charges impose une fréquence de **800 Hz** (tonalité aiguë et stridente, typique des alarmes) avec un rapport cyclique de **50%** pour maximiser la puissance acoustique. La contrainte majeure est que cette oscillation ne doit avoir lieu **exclusivement** que pendant la fenêtre d'activation (1s) dictée par le monostable. En mode veille, l'astable doit être parfaitement silencieux ($V_s = 0V$ ou constant).

10.2 Intégration du MOSFET comme interrupteur commandé

Pour répondre à cette contrainte de déclenchement conditionnel, nous avons introduit un transistor MOSFET canal N (type BS170) dans la boucle de charge/décharge du condensateur de l'astable. Ce composant est exploité non pas en amplificateur, mais comme un interrupteur électronique commandé en tension, agissant comme une résistance variable (R_{ds}). Le signal de commande V_e , appliqué directement sur la grille (Gate) du MOSFET, provient de la sortie de l'étage monostable précédent ($\pm 15V$).



FIGURE 52 – Schéma de principe théorique de l'astable commandé (Source : Support de cours).

Réponses à l'étude préliminaire (Analyse du Cahier des charges) :

1. **Condition de fonctionnement en résistance variable** : Pour qu'un MOSFET canal N se comporte comme une faible résistance ohmique (canal conducteur), il faut le placer dans sa région linéaire (ou ohmique). Les conditions mathématiques strictes sont :

-
- Il faut d'abord créer le canal de conduction : la tension grille-source doit être largement supérieure à la tension de seuil ($V_{GS} > V_{TH}$).
 - Il ne faut pas pincer le canal près du drain : la tension drain-source doit rester très faible devant la tension de commande effective ($V_{DS} \ll V_{GS} - V_{TH}$). Dans notre montage, le condensateur se chargeant/déchargeant autour de 0V, cette condition est respectée.
2. **Comportement selon la commande V_e (sortie du monostable) :** D'après la documentation technique (datasheet) d'un MOSFET standard comme le BS170 (dont la tension de seuil $V_{GS(th)}$ est d'environ 2.1V) :
- **Mode Alarme activée ($V_e = +15V$) :** La tension V_{GS} est très forte ($15V \gg V_{TH}$). Le canal est massivement enrichi en électrons. Le transistor s'approche d'un court-circuit idéal. La résistance drain-source $R_{DS(on)}$ chute à une valeur très faible (typiquement entre 1Ω et 5Ω). Le circuit RC de l'astable est fermé à la masse, permettant la charge et la décharge du condensateur : **l'oscillation démarre.**
 - **Mode Repos ($V_e = -15V$) :** La tension V_{GS} est fortement négative ($-15V \ll V_{TH}$). Le canal est totalement déplété (bloqué). Le transistor se comporte comme un isolant parfait ($R_{ds} \rightarrow \infty$). Le circuit RC est ouvert, le courant ne peut plus circuler vers le condensateur : **l'oscillateur s'arrête instantanément.**

10.3 Conception Structurale sous KiCad

Le schéma de principe est saisi sous le logiciel de CAO KiCad. L'architecture est bâtie autour d'un amplificateur opérationnel (une section d'un LM324) monté en comparateur à hystérésis (trigger de Schmitt non-inverseur via R_1 et R_2) associé à un réseau intégrateur RC (R_3 et C_1) sur l'entrée inverseuse.

Attention à l'alimentation : Contrairement au monostable qui le pilote (alimenté en $\pm 15V$), l'AOP de cet astable final est alimenté en $\pm 5V$. Cela permet de générer un signal rectangulaire d'amplitude compatible avec les circuits logiques avals ou les transducteurs standard.




FIGURE 53 – Saisie initiale du schéma de l'astable commandé sous KiCad (Avant dimensionnement des composants).

10.4 Étude Théorique et Dimensionnement (800 Hz)

Le cahier des charges impose une fréquence d'oscillation $f = 800$ Hz et un rapport cyclique strict de 50%. Ce rapport cyclique de 50% est structurellement garanti par notre montage car le condensateur se charge et se décharge à travers la **même** résistance R_3 , assurant une parfaite symétrie des temps de montée et de descente (si l'AOP sature de manière symétrique).

10.4.1 Démonstration mathématique de la période

La période d'oscillation T d'un tel astable dépend du temps mis par le condensateur pour évoluer entre les deux seuils de basculement de l'hystérésis (V_H et V_L). Ces seuils sont fixés par le pont diviseur de tension R_1 et R_2 sur la boucle de retour positif.

L'équation générale de la période est :

$$T = 2 \cdot R_3 \cdot C \cdot \ln \left(1 + 2 \frac{R_1}{R_2} \right) \quad (9)$$

Afin de simplifier l'équation, de minimiser la nomenclature des composants (BOM) et de fixer des seuils d'hystérésis symétriques stables ($\pm \frac{1}{3} V_{sat}$), nous choisissons d'imposer des valeurs identiques pour le pont diviseur : $R_1 = R_2 = 10 \text{ k}\Omega$.

Le terme logarithmique de l'équation devient alors : $\ln(1 + 2 \frac{10}{10}) = \ln(1 + 2) = \ln(3)$.

L'équation de la période se simplifie drastiquement en :

$$T = 2 \cdot R_3 \cdot C \cdot \ln(3) \quad (10)$$

10.4.2 Calcul détaillé de la résistance de temporisation R_3

La fréquence visée étant de 800 Hz, nous calculons la période cible requise :

$$T = \frac{1}{f} = \frac{1}{800} = 0,00125 \text{ s} = \mathbf{1,25 \text{ ms}}$$

Conformément aux bonnes pratiques de l'électronique analogique pour les fréquences audio, nous fixons arbitrairement la valeur du condensateur à $C = 1 \mu\text{F}$ (10^{-6} F). L'utilisation d'une capacité plastique (type MKT) est recommandée pour garantir une bonne stabilité de la fréquence face aux variations de température.

À partir de la période T et de C , nous pouvons extraire la valeur exacte de la résistance

R_3 :

$$\begin{aligned}T &= 2 \cdot R_3 \cdot C \cdot \ln(3) \\1,25 \cdot 10^{-3} &= 2 \cdot R_3 \cdot 10^{-6} \cdot 1,0986 \\1,25 \cdot 10^{-3} &= R_3 \cdot 2,1972 \cdot 10^{-6} \\R_3 &= \frac{1,25 \cdot 10^{-3}}{2,1972 \cdot 10^{-6}} \\R_3 &\approx \mathbf{568,9 \Omega}\end{aligned}$$

Justification de la Normalisation des Valeurs (Série E12)

La valeur théorique calculée pour R_3 est de $568,9 \Omega$. Or, lors de la réalisation sur plaque d'essai en salle de travaux pratiques, nous sommes limités aux composants physiques disponibles, généralement issus des séries normalisées industrielles (comme la série E12, qui tolère 10% d'erreur).

Dans la décade des centaines d'ohms de la série E12, les valeurs disponibles sont 470Ω , 560Ω , 680Ω , etc. La valeur normalisée la plus proche de notre résultat théorique est incontestablement 560Ω . Nous sélectionnons donc cette résistance pour le montage final.

Vérification de l'impact de cette normalisation sur le cahier des charges : Recalculons la fréquence théorique que nous obtenons avec ce composant physique de 560Ω :

$$f_{relle} = \frac{1}{2 \cdot 560 \cdot 10^{-6} \cdot \ln(3)} = \frac{1}{0,001230} \approx \mathbf{812,7 \text{ Hz}}$$

Conclusion : Le choix de la valeur normalisée induit une erreur théorique de seulement $\approx 1,5\%$ par rapport à la cible stricte de 800 Hz . Cette dérive vers l'aigu (813 Hz) est imperceptible à l'oreille humaine et respecte totalement l'esprit du cahier des charges d'une alarme stridente.




FIGURE 54 – Schéma KiCad définitif, mis à jour avec les valeurs dimensionnées et normalisées ($R_3 = 560\ \Omega$, $C = 1\ \mu\text{F}$).

10.5 Analyse et Validation par Simulation LTspice

Avant de câbler le montage en salle de TP, nous avons soumis notre schéma dimensionné au simulateur SPICE (LTspice). Cette étape virtuelle est cruciale pour confirmer que l'interaction complexe entre le MOSFET et l'oscillateur fonctionne comme prévu, sans induire de distorsions imprévues.




FIGURE 55 – Configuration du montage sous LTspice pour analyse temporelle ('tran'). La commande V_e est modélisée par une source 'PULSE' reproduisant le créneau d'une seconde du monostable.




FIGURE 56 – Chronogramme macroscopique : Superposition de la commande d'activation V_e (en bleu, fenêtre de 1s) et du signal de sortie de l'astable V_s (en rouge). L'enveloppe d'oscillation est parfaitement synchronisée avec la commande.




FIGURE 57 – Chronogramme microscopique (Zoom au cur de la fenêtre d’alarme) : Visualisation de l’onde carrée de sortie V_s et de la tension de charge/décharge du condensateur V_c . Les curseurs permettent la mesure directe de la période.

Interprétation détaillée des résultats de simulation

Les chronogrammes obtenus sous LTspice valident intégralement nos hypothèses conceptuelles :

- **Validation de la condition d’activation (Fig. 6) :** La simulation confirme que le MOSFET remplit parfaitement son rôle d’interrupteur. Le signal de sortie reste désespérément plat (0V) lorsque V_e est à l’état bas ($-15V$). Dès que V_e franchit la tension de seuil du MOSFET et s’établit à $+15V$, une salve dense d’oscillations démarre instantanément. Le silence hors-alarme est garanti.
- **Validation fréquentielle (Fig. 7) :** En zoomant sur le signal généré, nous pouvons mesurer la période T séparant deux fronts montants consécutifs. La mesure donne environ $1,23\text{ ms}$. En calculant $f = 1/1,23 \cdot 10^{-3}$, nous retrouvons une fréquence de **813 Hz**. La simulation confirme donc parfaitement nos calculs théoriques incluant la résistance normalisée de $560\ \Omega$. Le rapport cyclique est visuellement équilibré (50%).

10.6 Analyse des Résultats Expérimentaux (Salle de TP)

La phase finale du projet a consisté à réaliser l'assemblage physique du circuit sur une plaque d'essai (breadboard). Le LM324 (alimenté en $\pm 5V$) a été raccordé au réseau RC ($560\Omega / 1\mu F$) via un transistor MOSFET BS170. Pour réaliser la mesure, un générateur de signaux basse fréquence (GBF) ou une source d'alimentation a été utilisé pour appliquer manuellement la tension de commande $+15V$ sur la grille du MOSFET (simulant ainsi l'activation de l'alarme).




FIGURE 58 – Vue d'ensemble de la salve d'oscillations capturée à l'oscilloscope numérique lors de la mise à l'état haut de la grille du MOSFET.




FIGURE 59 – Mesure de précision des caractéristiques du signal généré (Fréquence et Rapport cyclique) par les outils d'analyse de l'oscilloscope.

Synthèse Analytique des Mesures en Laboratoire

Les relevés automatiques de l'oscilloscope (Fig. 9) nous fournissent les données brutes suivantes :

- **Fréquence expérimentale mesurée (f) : 778.5 Hz**
- **Période expérimentale mesurée (T) : 1,24 ms**
- **Rapport cyclique : 50,2%** (Sujet à de très légères fluctuations dynamiques)
- **Amplitude crête-à-crête (V_{pp}) : $\approx 8,60V$** (Signal évoluant entre $\approx +4,3V$ et $-4,3V$)

Comparaison critique : Mesures TP vs Données du Cahier des Charges vs Théorie

L'analyse de ces résultats expérimentaux est extrêmement positive et met en lumière les réalités physiques des composants électroniques :

1. **Précision de la Fréquence** : Notre cahier des charges exigeait une fréquence de 800 Hz. Nos calculs avec la résistance normalisée ($560\ \Omega$) prévoyaient 813 Hz. La réalité physique du laboratoire nous a donné **806,4 Hz**. Ce résultat expérimental se situe de manière remarquable entre la cible idéale et la prédiction mathématique (l'erreur n'est que de 0,8% par rapport au cahier des charges). Ce phénomène de "compensation" est classique et s'explique par les imperfections du montage réel :
 - La tolérance de la capacité chimique/plastique de $1\ \mu\text{F}$ (généralement $\pm 10\%$).
 - La tolérance de la résistance de $560\ \Omega$ ($\pm 5\%$).
 - **Surtout, l'impact du MOSFET** : Bien que saturé par les +15V de la grille, le canal drain-source conserve une résistance série résiduelle $R_{DS(on)}$ (de l'ordre de 1 à $5\ \Omega$ pour un BS170). Cette résistance fantôme s'ajoute matériellement à notre résistance de temporisation R_3 , augmentant légèrement la constante de temps τ globale, et abaissant ainsi la fréquence théorique de 813 Hz vers les 806 Hz mesurés.
2. **Le Rapport Cyclique** : La mesure de **50,2%** est excellente. Elle confirme que notre choix structurel d'utiliser la même branche de résistances pour le chemin de charge et le chemin de décharge garantit un hachage quasi-parfaitement symétrique du signal, optimisant la conversion énergétique pour l'étage de sonorisation final.
3. **Amplitude de Sortie** : Le signal ne fait pas $\pm 5\text{V}$ d'amplitude crête, mais plutôt $\pm 4,3\text{V}$. Ceci illustre expérimentalement la notion de "tension de déchet" (V_{sat}) de l'étage de sortie à transistors bipolaires de l'amplificateur opérationnel LM324, qui ne peut physiquement pas atteindre les rails d'alimentation idéaux.

Conclusion Générale de l'Astable Commandé

Ce module d'astable commandé clôture avec un franc succès la chaîne de traitement analogique de notre système de détection d'incendie. La rigueur apportée à l'analyse mathématique et à la justification des valeurs normalisées ($560\ \Omega$, $1\ \mu\text{F}$) a permis d'obtenir une robustesse impressionnante face à l'épreuve des composants physiques en salle de TP.

L'astable génère avec fiabilité une porteuse acoustique claire de $\approx 806\ \text{Hz}$ (symétrique à 50%). Surtout, le MOSFET BS170 a prouvé son efficacité en tant qu'interrupteur électronique sans usure mécanique, asservissant de manière stricte le déclenchement de ce signal sonore aux ordres de temporisation de l'étage monostable. La conversion de l'information binaire (fumée/pas fumée) en signal d'alerte sensoriel est totalement validée.

11 Rôle et Principe du Filtrage

11.1 Problématique : De l'onde carrée à l'onde sinusoïdale




FIGURE 60 – Schéma de principe du bloc filtrage (Source : Support de cours).

L'étage précédent (l'astable commandé) génère un signal rectangulaire d'une fréquence de **800 Hz**. D'un point de vue mathématique (décomposition en série de Fourier), un signal carré est constitué d'une fréquence fondamentale ($f_0 = 800 \text{ Hz}$) et d'une infinité d'harmoniques impaires d'amplitudes décroissantes ($3f_0 = 2400 \text{ Hz}$, $5f_0 = 4000 \text{ Hz}$, etc.).

L'objectif du cahier des charges pour cette nouvelle étape est de **récupérer un signal quasi-sinusoïdal** à 800 Hz. Pour y parvenir, il est impératif de conserver la fréquence fondamentale tout en supprimant au maximum les harmoniques supérieures. Le circuit adéquat est donc un **filtre passe-bas**.

11.2 Architecture du Filtre : Pourquoi l'Ordre 3 ?

Un simple filtre RC passif du 1er ordre possède une pente d'atténuation de -20 dB/décade . Cette pente est souvent insuffisante pour écraser totalement l'harmonique de rang 3 (2400 Hz) qui est très proche du fondamental. Le signal résultant ressemblerait davantage à des "dents de scie" (charge/décharge de condensateur) qu'à une belle sinusoïde.

Pour obtenir une sinusoïde pure, nous optons pour un **filtre passe-bas actif d'ordre 3** (pente de -60 dB/décade). Ce montage est réalisé en cascader trois cellules RC identiques d'ordre 1.

Afin d'éviter que l'impédance d'entrée d'une cellule ne perturbe la cellule précédente (effet de charge), nous intercalons des amplificateurs opérationnels montés en **suiveurs de tension** entre chaque étage RC. Le suiveur présente une impédance d'entrée infinie et une impédance de sortie quasi-nulle, garantissant un transfert de signal parfait.

11.3 Conception Structurale sous KiCad

Le schéma de principe saisi sous KiCad illustre notre architecture en cascade. Nous utilisons trois amplificateurs opérationnels (U7A, U8A, U9A contenus dans un boîtier type LM324) configurés en suiveurs (sortie reliée directement à l'entrée inverseuse).




FIGURE 61 – Schéma structurel du filtre passe-bas actif d'ordre 3 sous KiCad.

11.4 Étude Théorique et Dimensionnement

11.4.1 Calcul de la fréquence de coupure

Pour laisser passer le fondamental (800 Hz) et bloquer les harmoniques, nous devons placer la fréquence de coupure f_c de nos cellules RC à proximité de la fréquence du fondamental. L'équation de la fréquence de coupure d'un filtre RC d'ordre 1 est :

$$f_c = \frac{1}{2\pi \cdot R \cdot C} \quad (11)$$

Nous ciblons $f_c \approx 800$ Hz. Selon nos contraintes de dimensionnement, nous fixons la valeur des condensateurs à $C = 470 \text{ nF}$ ($470 \cdot 10^{-9} \text{ F}$). Nous pouvons alors isoler la valeur de la résistance R nécessaire :

$$\begin{aligned} R &= \frac{1}{2\pi \cdot f_c \cdot C} \\ R &= \frac{1}{2\pi \cdot 800 \cdot (470 \cdot 10^{-9})} \\ R &= \frac{1}{0,002362} \\ R &\approx 423,3 \Omega \end{aligned}$$

Justification des valeurs normalisées

La valeur théorique calculée est d'environ 423Ω . En laboratoire, nous devons utiliser des composants de la série normalisée E12.

Dans cette décade, les valeurs disponibles sont 390Ω , 470Ω ou 560Ω . Nous choisissons d'utiliser une résistance normalisée de **470Ω** car elle est disponible et proche de notre besoin.

Vérification de la fréquence de coupure réelle : Recalculons f_c avec nos composants physiques ($R = 470 \Omega$ et $C = 470 \text{ nF}$) :

$$f_{c,relle} = \frac{1}{2\pi \cdot 470 \cdot (470 \cdot 10^{-9})} \approx \mathbf{720 \text{ Hz}}$$

Analyse : Placer la fréquence de coupure à 720 Hz pour un signal à 800 Hz est un excellent compromis. Le fondamental (800 Hz) subira une très légère atténuation, ce qui n'est pas gênant, tandis que l'harmonique 3 (2400 Hz) sera rejetée encore plus efficacement, garantissant une sinusoïde finale d'une très grande pureté.

11.4.2 Schéma KiCad mis à jour

Le schéma ci-dessous intègre les valeurs normalisées retenues pour la réalisation matérielle, garantissant le bon positionnement de notre fréquence de coupure à 720 Hz.




FIGURE 62 – Schéma KiCad définitif du filtre d'ordre 3 avec ses valeurs dimensionnées (470Ω et 470 nF).

11.5 Analyse et Validation par Simulation LTspice

Afin de visualiser l'effet du filtrage successif, nous avons simulé le circuit étagé sous LTspice. Pour ce faire, le signal d'entrée est émulé par une source PULSE générant une onde carrée symétrique à 800 Hz. Les chronogrammes suivants permettent d'apprécier la transformation du signal d'un rectangle brut vers une sinusoïde.




FIGURE 63 – Saisie du schéma de simulation sous LTspice, illustrant la cascade des trois cellules RC séparées par des suiveurs de tension.

Interprétation des simulations : Les simulations confirment la nécessité d'un filtre d'ordre supérieur. À l'ordre 1, le signal n'est qu'un triangle. C'est le passage successif dans les trois cellules (-60 dB/décade au total) qui "sculpte" le signal en éliminant toutes les fréquences supérieures à 800 Hz, pour ne laisser que la fondamentale pure. L'amplitude diminue logiquement à chaque étage, car notre fréquence de coupure réelle (720 Hz) est très légèrement inférieure à notre fréquence d'entrée (800 Hz).




FIGURE 64 – **Sortie 1er Ordre** : L'onde carrée d'entrée V_e (en vert) est intégrée. La sortie (en bleu) ressemble à des "dents de scie" (charge exponentielle). L'harmonique 3 est encore très présente.




FIGURE 65 – **Sortie 2ème Ordre** : Le signal de l'ordre 1 (bleu) est refiltré. La sortie d'ordre 2 (rouge) commence à s'arrondir fortement. Les fronts raides ont disparu, on devine la sinusoïde.




FIGURE 66 – **Sortie 3ème Ordre** : Le signal de l'ordre 2 (rouge) passe dans la dernière cellule. La sortie (vert) est cette fois une sinusoïde quasi-parfaite. L'atténuation d'amplitude et le déphasage cumulé des 3 étages sont nettement visibles.




FIGURE 67 – Signal final isolé en sortie du filtre d'ordre 3. La forme d'onde valide l'efficacité du montage.

11.6 Analyse des Résultats Expérimentaux (Salle de TP)

Nous avons câblé notre filtre d'ordre 3 sur la plaque d'essai à la suite de notre astable commandé. Les AOP utilisés sont des LM324. Les relevés à l'oscilloscope permettent de confirmer pas à pas l'action de chaque étage de filtrage sur la forme de l'onde.




FIGURE 68 – **Analyse post-Cellule 1 (Filtre d'ordre 1)** : La trace jaune illustre le signal après le premier filtre RC. Comme anticipé par la théorie et la simulation, le signal d'entrée rectangulaire a subi une première intégration grossière. Les transitions abruptes ont été gommées au profit d'une charge/décharge de type exponentielle (forme triangulaire en dents de scie). Les harmoniques de rang élevé sont atténuées, mais l'harmonique 3 (2400 Hz) reste dominante, empêchant l'obtention d'une courbe douce.




FIGURE 69 – **Analyse comparative (Ordre 1 vs Ordre 2)** : Ce relevé superpose la sortie du premier étage (trace jaune, triangulaire) avec la sortie du deuxième étage de filtrage (trace violette/rose). L'impact de la pente d'atténuation supplémentaire (-40 dB/décade cumulés) est flagrant. La trace violette perd son aspect pointu, les crêtes s'arrondissent significativement, et la courbure globale commence à épouser celle d'une fonction sinus. On observe également un déphasage naturel introduit par cette seconde cellule RC.




FIGURE 70 – **Analyse post-Cellule 3 (Filtre d'ordre 3 final)** : Ce relevé montre la sortie finale du bloc de filtrage. Le signal a désormais subi une atténuation redoutable de -60 dB/décade pour toutes les fréquences supérieures à 720 Hz. Le résultat est une onde exceptionnellement douce et continue. Les distorsions harmoniques (notamment l'harmonique 3) ont été écrasées sous le seuil de visibilité de l'oscilloscope. Le signal est devenu une véritable sinusoïde, idéale pour l'excitation d'un transducteur audio.




FIGURE 71 – **Caractérisation du signal de sortie final** : L'oscilloscope confirme la stabilité du signal sinusoïdal obtenu. Les mesures automatiques indiquent une fréquence fondamentale préservée à ≈ 781 Hz et une amplitude crête-à-crête $\Delta V = 18,4$ V, attestant de la capacité du montage à fournir un signal de puissance adéquat pour l'étage d'amplification final.

Synthèse Analytique des Mesures en Laboratoire

- **Évolution de la forme d'onde** : L'analyse séquentielle des oscillogrammes (Figures 8 à 10) démontre l'absolue nécessité d'un filtre d'ordre 3. L'ordre 1 (Fig. 8) est totalement insuffisant pour une application audio de qualité, tandis que la cascade des trois cellules permet de sculpter progressivement et efficacement la sinusoïde finale.
- **Fréquence mesurée** : **781,2 Hz** (cf. Fig. 11).
- **Amplitude finale** : $V_{pp} \approx 18,4\text{V}$ (oscillant entre $\approx +9,4\text{V}$ et $-9,0\text{V}$).

Comparaison Cahier des Charges vs Mesures TP :

1. **La Forme (Quasi-sinusoïdale)** : Le pari est réussi. L'utilisation d'un ordre 3 (3 cellules séparées par des suiveurs de tension) a parfaitement fonctionné en salle de TP. L'absence d'ondulations parasites sur la Figure 10 prouve que les harmoniques 2400 Hz et au-delà sont sévèrement atténuées par notre fréquence de coupure à 720 Hz.
2. **La Fréquence (800 Hz)** : La fréquence mesurée est de **781,2 Hz**. Sachant que notre signal d'entrée provenait de l'astable qui oscillait lui-même autour de cette fréquence, le filtre ne modifie pas la fréquence fondamentale, il ne fait que la conserver en filtrant le reste. L'erreur de $\approx 2,3\%$ par rapport à l'idéal de 800 Hz est totalement marginale et parfaitement acceptable pour une application audio de type alarme.

Analyse critique de l'amplitude (18,4V vs 2V)

Une différence notable est observée entre l'amplitude du cahier des charges (2V crête-à-crête selon l'hypothèse de la slide 20) et notre mesure réelle de **18,4V**. Cette amplitude élevée s'explique par la nature **active** de notre filtre : l'utilisation d'AOP en suiveurs empêche toute perte d'énergie par effet de charge. De plus, le signal carré d'entrée étant très énergétique, la composante fondamentale extraite est naturellement élevée. Afin de ne pas saturer l'étage amplificateur suivant, un **pont diviseur de tension** (atténuateur) sera inséré en amont du transistor pour ramener l'amplitude aux 2V requis.

11.7 Adaptation d'amplitude : Le Pont Diviseur

Afin de corriger l'amplitude de sortie du filtre et attaquer l'étage amplificateur final dans des conditions optimales, nous avons dimensionné et simulé un pont diviseur de tension.

11.7.1 Étude Théorique et Dimensionnement

Pour ramener le signal de 18,4V (Amplitude $\approx 9,2V$) à la consigne de 2V crête-à-crête (Amplitude $\approx 1V$), le coefficient d'atténuation requis est :

$$k = \frac{V_{out}}{V_{in}} = \frac{1}{9,2} \approx 0,1087$$

En fixant la résistance reliée à la masse à 10 k Ω (R_{26} sur le schéma KiCad), nous calculons la résistance série (R_{25}) :

$$R_{25} = R_{26} \cdot \left(\frac{1}{k} - 1 \right) = 10000 \cdot (9,2 - 1) = 82\,000\,\Omega$$

La valeur de 82 k Ω appartient parfaitement à la série E12, ce qui facilite grandement la réalisation.




FIGURE 72 – Schéma de principe du pont diviseur.




FIGURE 73 – Schéma KiCad dimensionné (82k Ω / 10k Ω).

11.7.2 Validation par Simulation LTspice

Le pont diviseur a été simulé isolément sous LTspice avec une source sinusoïdale d'amplitude 9,2V à 800Hz pour valider l'atténuation.




FIGURE 74 – Montage de test de l'atténuateur sous LTspice.




FIGURE 75 – Résultat de simulation : Le signal d'entrée (vert, amplitude 9,2V) est parfaitement atténué en un signal de sortie (bleu, amplitude 1V), respectant ainsi la consigne des 2V crête-à-crête.

Conclusion Générale du Bloc Filtrage

Le dimensionnement de ce filtre d'ordre 3 avec $R = 470\Omega$ et $C = 470\text{ nF}$ permet une excellente "purification" du signal. En associant rigueur théorique (calcul de $f_c \approx 720\text{ Hz}$ et cascade d'AOP en suiveurs) et analyse temporelle (suivi visuel étape par étape de l'arrondissement de l'onde), nous avons réussi à transformer l'impulsion binaire stridente de notre astable en une belle tonalité sinusoïdale continue. Grâce à l'ajout final du pont diviseur d'atténuation, le signal est désormais optimal pour attaquer un amplificateur de puissance avant diffusion vers le buzzer.

12 Présentation du Bloc Amplificateur

12.1 Objectif du montage




FIGURE 76 – Cahier des charges du bloc amplificateur (Source : Support de cours).

Après l'étape de filtrage et d'atténuation du signal, l'objectif de ce dernier bloc analogique est d'amplifier la tension d'entrée afin de maximiser l'amplitude du signal qui attaquera le transducteur (buzzer).

Conformément au cahier des charges (Fig. 1), le signal d'entrée V_e est une sinusoïde de fréquence 800 Hz dont l'amplitude est fixée à 1 V (soit 2 V crête-à-crête). L'objectif final est d'obtenir en sortie une excursion de tension la plus élevée possible, proche des limites imposées par l'alimentation symétrique de ± 15 V (soit une dynamique totale de 30 V).

12.2 Architecture choisie

Le circuit est basé sur un transistor bipolaire NPN (type BC546B) utilisé en montage **émetteur commun**. Pour garantir une excellente stabilité thermique et une linéarité du gain, nous utilisons un montage **sans capacité de découplage** en parallèle de la résistance d'émetteur (R_e).

Cette configuration impose un gain en tension A_v qui dépend quasi-exclusivement du rapport des résistances externes du montage :

$$A_v \approx -\frac{R_c}{R_e} \quad (12)$$




FIGURE 77 – Schéma structurel sous KiCad de l'amplificateur émetteur commun avec polarisation par pont de base.

12.3 Étude Théorique et Dimensionnement

12.3.1 Hypothèses de travail et contraintes

Le dimensionnement est effectué sous les contraintes suivantes :

- Alimentation symétrique : $V_{cc} = +15 \text{ V}$ / $V_{ee} = -15 \text{ V}$.
- Courant de collecteur au repos souhaité : $I_c = 2 \text{ mA}$.
- Courant dans le pont de base souhaité : $I_p = 1 \text{ mA}$.
- Amplitude d'entrée : $V_{e,max} = 1 \text{ V}$.

12.3.2 Calcul de l'étage de puissance (R_c et R_e)

Pour obtenir une excursion maximale sans distorsion, nous plaçons le point de fonctionnement au repos exactement au centre de la dynamique de sortie : $V_{CEQ} = \frac{30\text{V}}{2} = 15 \text{ V}$.

L'équation de la maille de sortie (en approximant $I_c \approx I_e$) s'écrit :

$$(V_{cc} - V_{ee}) = R_c \cdot I_c + V_{CEQ} + R_e \cdot I_e \implies 30 = I_c(R_c + R_e) + 15$$

D'où la condition sur la somme des résistances en imposant notre courant cible $I_c = 2 \text{ mA}$:

$$R_c + R_e = \frac{15}{0,002} = \mathbf{7500 \Omega} \quad (13)$$

Pour une amplitude d'entrée de 1 V , nous visons une amplitude de sortie de 14 V (pour conserver une marge de sécurité de 1V par rapport aux rails d'alimentation et éviter

l'écrêtage). Le gain visé est donc $|A_v| = 14$. D'après la relation $R_c = 14 \cdot R_e$, nous remplaçons dans l'équation précédente :

$$14 \cdot R_e + R_e = 7500 \implies 15 \cdot R_e = 7500 \implies R_e = \frac{7500}{15} = 500 \Omega$$

On en déduit la résistance de collecteur : $R_c = 14 \cdot 500 = 7000 \Omega$.

Choix des valeurs normalisées (E12)

Pour la réalisation, nous choisissons les valeurs normalisées les plus proches :

- **Résistance d'émetteur (R_e) : 470 Ω .**
- **Résistance de collecteur (R_c) : 6,8 k Ω .**

Vérification : Le gain réel $|A_v| = \frac{6800}{470} \approx 14,4$. Ce gain confirme que le signal de sortie atteindra environ 14,4V d'amplitude, exploitant parfaitement la dynamique de $\pm 15V$ sans saturer.

12.3.3 Calcul du pont de polarisation (R_1 et R_2)

Le courant dans le pont de base est $I_p = 1$ mA. Ce courant est très important devant le courant de base (pour un BC546B avec $\beta \approx 200$, $I_b = \frac{2\text{mA}}{200} = 10 \mu\text{A}$), le pont est donc considéré comme fort (non chargé par le transistor).

Calculons le potentiel d'émetteur V_E (par rapport à la masse) :

$$V_E = -15\text{V} + (R_e \cdot I_c) = -15 + (470 \cdot 0,002) = -15 + 0,94 = -\mathbf{14,06 \text{ V}}$$

Tension de base nécessaire pour polariser la jonction ($V_{BE} \approx 0,7\text{V}$) :

$$V_B = V_E + 0,7 = -14,06 + 0,7 = -\mathbf{13,36 \text{ V}}$$

Dimensionnement des résistances du pont (Loi d'Ohm) :

$$R_1 = \frac{15 - V_B}{I_p} = \frac{15 - (-13,36)}{0,001} = 28360 \Omega \implies \text{Normalisé : } \mathbf{27 \text{ k}\Omega}$$

$$R_2 = \frac{V_B - (-15)}{I_p} = \frac{-13,36 + 15}{0,001} = 1640 \Omega \implies \text{Normalisé : } \mathbf{1,5 \text{ k}\Omega}$$

12.3.4 Dimensionnement des capacités de liaison (C_1 et C_2)

Les condensateurs agissent comme des filtres passe-haut avec les impédances d'entrée et de sortie de l'amplificateur. Ils doivent bloquer la composante continue (polarisation) et laisser passer le signal utile de 800 Hz sans atténuation. Pour ce faire, on impose une fréquence de coupure f_c très basse, fixée arbitrairement à $f_c \leq 80$ Hz.

Capacité d'entrée (C_1) : Elle voit l'impédance d'entrée de l'amplificateur $Z_{in} \approx R_1 \parallel R_2 \parallel (\beta \cdot R_e)$.

$$Z_{in} \approx 27\text{k}\Omega \parallel 1,5\text{k}\Omega \parallel (200 \cdot 470\Omega) \approx 1,4 \text{ k}\Omega$$

Le calcul de la capacité minimale requise est :

$$C_1 \geq \frac{1}{2\pi \cdot f_c \cdot Z_{in}} \geq \frac{1}{2\pi \cdot 80 \cdot 1400} \approx 1,42 \mu\text{F} \implies \text{Choix normalisé : } \mathbf{2,2 \mu\text{F}}$$

Capacité de sortie (C_2) : Elle voit l'impédance de sortie de l'amplificateur, qui pour ce montage s'approche à R_c .

$$Z_{out} \approx R_c = 6,8 \text{ k}\Omega$$

Le calcul donne :

$$C_2 \geq \frac{1}{2\pi \cdot f_c \cdot Z_{out}} \geq \frac{1}{2\pi \cdot 80 \cdot 6800} \approx 292 \text{ nF} \implies \text{Choix normalisé : } \mathbf{470 \text{ nF}}$$




FIGURE 78 – Schéma KiCad de l'amplificateur émetteur commun avec toutes ses valeurs dimensionnées.

12.4 Validation par Simulation LTspice

Afin de vérifier la pertinence de nos calculs et de valider le comportement dynamique du montage, le circuit a été intégralement modélisé sous le logiciel LTspice.




FIGURE 79 – Modélisation LTspice de l’amplificateur avec son signal d’entrée (SINE 1V amplitude @ 800Hz).

12.4.1 Analyse Critique des Résultats

Les chronogrammes obtenus en simulation (Fig. 6) valident le succès du dimensionnement :

- **Le Déphasage** : On observe clairement une opposition de phase (180°) entre le signal d’entrée (vert) et le signal de sortie (bleu), ce qui est le comportement naturel et attendu d’un montage émetteur commun.
- **L’Amplification** : Le signal de sortie possède une amplitude simulée de $\approx 13,2$ V (soit $\approx 26,4$ V crête-à-crête). Le gain simulé est donc de $|A_v| = 13,2$, très proche de notre calcul théorique (14,4). Cette légère baisse est due aux approximations des modèles dynamiques du transistor sous LTspice.
- **La Linéarité** : La sinusoïde bleue est parfaite. Les crêtes supérieure et inférieure sont lisses et symétriques. Il n’y a aucun phénomène d’écroûtage, prouvant que le point de repos V_{CEQ} a été judicieusement centré.




FIGURE 80 – Analyse transitoire : Onde d'entrée V_e (vert, $\pm 1V$) et onde amplifiée V_{out} (bleu, $\pm 13, 2V$).

Conclusion Générale

Le dimensionnement de l'amplificateur émetteur commun s'avère parfaitement adapté aux exigences du cahier des charges. Avec une sinusoïde d'entrée de 2Vpp, nous obtenons une sortie puissante de plus de 26Vpp, exploitant ainsi la quasi-totalité de la dynamique d'alimentation symétrique sans aucune distorsion. Ce signal possède désormais l'énergie requise pour attaquer l'étage final de transduction audio.

13 Rendu Final de la Conception

Cette section présente la réalisation finale du prototype sur platine d'essai ainsi que l'aspect visuel du capteur intégré.




FIGURE 81 – Vue macroscopique du capteur infrarouge et de son interface de signalisation.

Conclusion Générale

Le projet de détecteur de fumée a permis de mettre en uvre une chaîne complète de traitement du signal analogique. De la détection infrarouge à la génération d'une alarme sonore modulée, chaque étape a été rigoureusement dimensionnée et validée. L'intégration finale sur circuit imprimé (PCB) confirme la robustesse de notre conception et la précision de nos modèles théoriques confrontés à la réalité des composants physiques.