2026 全国大学生嵌入式芯片与系统设计竞赛 · FPGA 创新设计赛道 · 自由选题

机柜超声波风速监测系统

基于 Efinix Trion T20F256 与 RISC-V 软核的双通道超声测风终端

两片 200 kHz 换能器置于风道中部，**双向收发、同时激发**，一次测量得到双向波形；
时序由 FPGA 状态机控制，算法由 RISC-V 软核承担，二者以帧缓存解耦；量程 0.1 ~ 5 m/s，覆盖机柜风道；屏上同屏输出风速、时延与热量耗散，越限即预警。

Efinix Trion T20F256
VexRiscv RV32IMC · 100 MHz
双通道同步发射与采集

200 kHz	256 点	±30 点	1/16 点	−339 ns
超声载波	每帧采样	相关搜索范围	插值分辨率	实测时延差（1.0 m/s）

系统结构

图 1　功能划分与信号流向




图 1　系统结构





图 2　RISC-V 软核主流程

模拟前端　ANALOG FRONT-END



选通与放大

选通：发射时换能器接驱动，接收时切到放大链。发射端数十伏、回波毫伏级，不切换会把前置放大器打饱和。

前置放大：AD8421 差分输入，固定 10×，抑制共模与地弹。

带通：中心 200 kHz，压掉带外噪声与工频。

可变增益：AD8336 由 DAC7811 调码，按窗口内回波幅度选档（3506 / 3381）。

TEXAS INSTRUMENTS　*Application Notes ZHCAA49 – 12.2020*

MSP430FR604x 超声波液体流量计量算法详解

算法来源

- **交替收发**：先上游后下游，每次捕获 8~64 个回波脉冲，2 MSPS 量级采样
- **取包络**：Hilbert 变换把载波包络提出来，抹掉相位
- **包络相关**：包络对参考模板相关，定位到回波簇中心（lobe）
- **抛物线插值**：三点拟合细化，得亚采样 TOF
- **解算**：v = L/(2cosθ)·(1/t_up − 1/t_down)

液体声速 1500 m/s，每周期 2~4 点，载波采不足改用包络；8 周期包络峰宽约 40 μs（60 点）。

自研测风算法 *RISC-V*

R[k] = Σ A[n]·B[n+k]，k = −30 … +30，共 61 点

1 取帧	A、B 各 256 点，1.5152 MSPS
2 预处理	去均值 → 转 int8 → 按 4 字节打包
3 相关	61 个 lag 逐点乘加
4 取峰	R[k] 最大处得整数 lag
5 插值	三点余弦拟合，得 1/16 点小数 lag
6 输出	dTOF → 风速 → 热量耗散

v = c²•Δtof / (2L•cosθ)　L = 82 mm，θ = 23.1°

Δtof 分辨 41 ns → 风速分辨 0.1 m/s；第 3 步乘加由自定义指令完成，一条 4 点。

分时 → **同帧**　包络 → **载波**　模板 → **A×B**　抛物线 → **余弦**

分辨率与精度 *QUANT*

41ns 时延分辨力
0.1m/s 风速分辨力

- 采样周期 660 ns，1/16 点细分 → 41 ns
- ±30 点（61 lag）搜峰，不依赖先验
- 帧间波动 10 ~ 50 ns，无跳变、无失锁
- 量程 0.1 ~ 5 m/s，搜索窗 ±30 点（±19.8 μs）
- 超 2 m/s 由软件解缠，跨载波周期不丢峰
- 更新率 19 帧/s，单帧 52 ms
- 无风本底 +50 ~ +110 ns，标定后扣除
- ADC 12 bit，单码 16 mV，帧内 256 点
- 单帧 52 ms 含发射、传播、采集与解算

热量耗散 *THERMAL*

$Q = \rho \cdot A \cdot v \cdot c_p \cdot \Delta T$

ρ = 1.2 kg/m³，A = 39 × 44.45 mm，c_p = 1005 J/(kg·K)，ΔT 由设定。

算例：v = 1 m/s、ΔT = 10 K → $\dot{m}$ = 2.08×10⁻³ kg/s，**Q ≈ 20.9 W**；每 1 m/s·K 对应 2.09 W。

监测与预警 *MONITOR*

- **刷新与判据**：屏上 1 s 一次；风速连续低于阈值即置报警位
- **上报**：报警位与三列数据同帧走 UART，不用上位机轮询
- **自恢复**：状态机超时进 HALT，写两次触发自动复位继续测

资源与工作量 *FPGA*

FF	**5727** / 14640	39.1%
LUT	**8745** / 19728	44.3%
EBR	**182** / 196	92.9%
DSP	**36** / 36	100%

WNS +0.211 ns，Fmax 102.2 MHz；手写 RTL 14 模块 3447 行、固件 4303 行。

经济性与落地性　COST

集成度　采集时序、数据处理、显示驱动、组帧并入一片 FPGA

安装　贴装不开孔，机柜不停机，单柜半小时

维护　无可动件、无取压孔，免清洗免标定

实测波形（板上实测）

1.59 MSPS · 512 点 · 双向同时收发

