孙燚

+86 180-6813-6828 | misunyi0219@163.com | https://yisun219.github.io/

教育背景

华南理工大学 广州，中国

工学学士，微电子科学与工程 2023.09-至今

- GPA：3.97/4.00, 94.29/100；（专业前 2%）
- 相关课程：Verilog 与 FPGA 设计（99）、C++编程（98）、信号与系统（98）、微机系统与接口（95）、集成电路制造技术（100）、半导体器件（95）、微积分（100/99）、线性代数（95）

加州大学伯克利分校 伯克利，美国

交换学生，电气工程与计算机科学 2026.01-至今

- 主修课程：数字集成电路设计、ASIC 设计项目、计算机体系结构与工程

研究兴趣

计算机体系结构、软硬件协同设计、AI 芯片

论文发表

Y.Sun, S.He, X.Yi and E.Yao, "T-Trans DPD: TCN-Enhanced Transformer for Wideband Digital Predistortion of Power Amplifiers," *2025 IEEE International Conference on Integrated Circuits, Technologies and Applications (ICTA)*, Macao, China, 2025, pp. 31-32, DOI: 10.1109/ICTA68203.2025.11329613.

研究经历

AutoSAG：面向大规模 AI 负载的自动化空间加速器生成框架

指导老师：赵杰茹副教授，上海交通大学 2025.09-至今

- 提出一种针对大规模 AI 负载定制的自动化空间加速器生成框架，该框架基于 MLIR，实现从 PyTorch 代码到高效、灵活的数据流加速器 RTL 代码与二进制指令的自动生成
- 开发面向多算子融合的跨层流水数据流，引入底层硬件资源约束与性能模型，利用动态规划算法实现对层内分块、并行映射、循环调度的高效探索与调度寻优
- 复现 LEGO，Gemmini 的空间加速器架构框架，使用 Timeloop 框架测试不同现有架构（如 Simba 等）性能

融合时域卷积网络与 Transformer 的宽带功率放大器数字预失真

指导教师：易翔教授&姚恩义副教授，华南理工大学 2025.05-2025.09

- 提出一种基于非因果时间卷积网络和 Transformer 的新型神经网络架构用于数字预失真，这是首个能同时适配数字功率放大器和模拟功率放大器的预失真框架
- 通过 OpenDPD 框架进行基准测试，结果显示相比性能最好的 DGRU 模型，ACPR 提升了 6.58dBc，EVM 提升了 2.14dB，有效拓展了功率放大器线性化的边界

基于 65nm CMOS 工艺的 Serdes 高速串行接口接收机模拟前端设计

指导教师：高立教授&丰光银副教授，华南理工大学 2025.03-2025.05

- 基于 TSMC 65nm CMOS 工艺开发了一款 112Gb/s PAM-4 高速串行接口接收机模拟前端，集成了一级 CTLE 和两级 VGA 结构，后仿真结果显示在奈奎斯特频率处具备 3-12 dB 的峰值增益
- 通过在第一级 VGA 中使用变压器负载引入新极点，扩展了系统带宽，并实现了 11mW 的低功耗包络

基于 65nm CMOS 工艺的毫米波可重构低噪声放大器设计

指导教师：高立教授，华南理工大学 2024.11-2025.05

- 在 TSMC 65nm CMOS 工艺下开发了一款 28/39 GHz 可重构毫米波低噪声放大器，提供 20 dB 峰值增益和低于 3 dB 的噪声系数，同时通过优化匹配网络保持回波损耗低于-10 dB，兼顾了高灵敏度和稳健的信号完整性
- 探索了电磁可重构级间匹配网络和输出匹配网络，在实现重构功能的同时保持了低 Q 值损耗

基于 Kramers-Kronig 关系的接收机架构设计

指导教师：丰光银副教授，华南理工大学 2024.09-2024.11

- 构建了 Kramers-Kronig 接收机的系统级 MATLAB 模型，复现了无频率综合器相干接收机架构的架构与性能（参考：ISSCC2024 12.2）
- 研究了混合信号相位重建技术，并探索补偿算法以减轻相位信号失真

项目经历

基于 SkyWater 130nm 工艺的三级 RISC-V 处理器全流程 ASIC 实现

课程：EECS151/251A-数字集成电路设计，加州大学伯克利分校 2026.01-至今

- 使用 SystemVerilog 设计并实现具有 4KB SRAM Cache 的三级流水线 RISC-V 处理器，自主解决流水线冒险，并通过 C Benchmarks 实现全面功能验证
- 执行从 RTL 到 GDSII 的全栈 VLSI 设计流程，基于 SkyWater130nm PDK 完成自定义 SRAM 布图规划，确保时序收敛并消除 DRC 报错

RISC-V 微架构的综合定量分析与架构优化

课程：CS152/252 -计算机体系结构与工程，加州大学伯克利分校 2026.01-至今

- 基于 Chipyard 框架执行周期精确的 RTL 仿真，定量分析流水线旁路与结构冒险对核心 CPI 指标的性能影响
- 针对 Rocket 核心设计 L1 数据缓存硬件预取器，并结合软件层的缓存分块技术，提升存储层次结构的访存效率
- 扩展基础五级流水线 RISC-V 处理器，设计并集成硬件浮点运算单元逻辑，以支持浮点算术指令的硬件级实现

获奖情况

奖学金：

本科生国家奖学金 2024，2025
华南理工大学校级一等奖学金 2024，2025
华南理工大学卓越奖学金 2025
新豪方“创未来”科技创新竞赛奖学金 2025
“遇见小面”创新奖学金 2024

竞赛获奖：

第九届全国大学生集成电路创新创业大赛（IEEE 杯）：全国三等奖、华南赛区一等奖 2025
第十六届全国大学生数学竞赛：广东省一等奖 2024
美国大学生数学建模竞赛（MCM）：H 奖 2024
第十四届亚太地区大学生数学建模竞赛（APMCM）：三等奖 2024
全国大学生数学建模竞赛（广东赛区）：优胜奖 2024

技能

编程语言：Verilog, SystemVerilog, C/C++, Chisel, Python, MATLAB
框架与工具：PyTorch, TensorFlow
IC 设计与 FPGA 工具：Cadence Innovus, Cadence Virtuoso, Chipyard, Vivado
其他工具：Visio, OriginPro, PowerPoint, Zotero, LaTeX
在线课程：MIT—6.S191 深度学习导论、6.5940 TinyML 与高效深度学习计算；UC Berkeley—EECS 290 机器学习硬件
语言能力：TOEFL 101（阅读 28, 听力 26, 口语 23, 写作 24）；英语六级 688/710；英语四级 618/710

学生工作

华南理工大学铭诚书院学生会主席 2024.12-2025.12
2023 级微电子科学与工程一班班长 2024.09-2025.09