计算机组成原理实验报告

基本信息

- 实验名称：Lab1-4
- 姓名：陈一璟
- 学号：24300120183

一、实验目的

- 设计并实现一个32位序列ALU
- 实现8种基本运算功能：加法、减法、乘法、与、或、异或、非、右移
- 掌握Verilog HDL语言的基本语法和设计方法
- 学习使用测试文件验证电路功能

二、实验内容

1. 设计ALU_Seq模块，实现8种运算功能
2. 编写测试文件ALU_Seq_tb.v，验证10个测试用例
3. 运行仿真并分析结果

三、实验要求

1. 严格按照给定的端口定义设计ALU_Seq模块
2. 实现8种基本运算功能
3. 确保在时钟上升沿完成运算操作
4. 正确处理进位/溢出标志
5. 编写完整的测试文件，验证所有运算功能

四、实验结果

1. 模块代码

```
// ALU_Seq.v
// 模块名称：ALU_Seq
// 功能：实现8种基本运算，在时钟上升沿完成操作
// 输入端口：clk（时钟，上升沿触发）、a（32位操作数A）、b（32位操作数B）、op（3位操作码）
// 输出端口：result（32位运算结果）、cout（进位/溢出标志）

module ALU_Seq(
    input wire clk,
    input wire [31:0] a,
    input wire [31:0] b,
    input wire [2:0] op,
    output reg [31:0] result,
    output reg cout
);
```

```
    always @(posedge clk) begin    // 时钟上升沿触发
        case(op)
            3'b000: // 加法
                begin
                    {cout, result} = a + b;
                end
            3'b001: // 减法
                begin
                    {cout, result} = a - b;
                end
            3'b010: // 乘法
                begin
                    result = a * b;
                    cout = 0;
                end
            3'b011: // 与运算
                begin
                    result = a & b;
                    cout = 0;
                end
            3'b100: // 或运算
                begin
                    result = a | b;
                    cout = 0;
                end
            3'b101: // 异或运算
                begin
                    result = a ^ b;
                    cout = 0;
                end
            3'b110: // 非运算
                begin
                    result = ~a;
                    cout = 0;
                end
            3'b111: // 右移运算
                begin
                    result = a >> b;
                    cout = 0;
                end
        endcase
    end

endmodule
```

2. 测试代码

```
// ALU_Seq_tb.v
// 测试文件：用于验证ALU_Seq模块的功能
// 测试用例：10个指定的测试
```

```
`timescale 1ns / 1ps

module ALU_Seq_tb;

    // 输入信号
    reg clk;
    reg [31:0] a;
    reg [31:0] b;
    reg [2:0] op;

    // 输出信号
    wire [31:0] result;
    wire cout;

    // 实例化ALU_Seq模块
    ALU_Seq uut (
        .clk(clk),
        .a(a),
        .b(b),
        .op(op),
        .result(result),
        .cout(cout)
    );

    // 时钟信号生成
    initial begin
        clk = 0;
        forever #5 clk = ~clk;
    end

    // 测试用例
    initial begin
        // 测试用例1: 5 + 3 = 8, cout=0
        #10 a = 5; b = 3; op = 3'b000;
        #10 $display("Test 1: 5 + 3 = %d, cout = %d", result, cout);

        // 测试用例2: FFFFFFFF + 1 = 0, cout=1
        #10 a = 32'hFFFFFFFF; b = 1; op = 3'b000;
        #10 $display("Test 2: FFFFFFFF + 1 = %h, cout = %d", result, cout);

        // 测试用例3: 5 - 3 = 2, cout=0
        #10 a = 5; b = 3; op = 3'b001;
        #10 $display("Test 3: 5 - 3 = %d, cout = %d", result, cout);

        // 测试用例4: 3 - 5 = FFFFFFFE, cout=1
        #10 a = 3; b = 5; op = 3'b001;
        #10 $display("Test 4: 3 - 5 = %h, cout = %d", result, cout);

        // 测试用例5: 5 * 3 = 15, cout=0
        #10 a = 5; b = 3; op = 3'b010;
        #10 $display("Test 5: 5 * 3 = %d, cout = %d", result, cout);

        // 测试用例6: 5 & 3 = 1, cout=0
```

```
        #10 a = 5; b = 3; op = 3'b011;
        #10 $display("Test 6: 5 & 3 = %d, cout = %d", result, cout);

        // 测试用例7: 5 | 3 = 7, cout=0
        #10 a = 5; b = 3; op = 3'b100;
        #10 $display("Test 7: 5 | 3 = %d, cout = %d", result, cout);

        // 测试用例8: 5 ^ 3 = 6, cout=0
        #10 a = 5; b = 3; op = 3'b101;
        #10 $display("Test 8: 5 ^ 3 = %d, cout = %d", result, cout);

        // 测试用例9: ~5 = FFFFFFFA, cout=0
        #10 a = 5; b = 0; op = 3'b110;
        #10 $display("Test 9: ~5 = %h, cout = %d", result, cout);

        // 测试用例10: 5 >> 1 = 2, cout=0
        #10 a = 5; b = 1; op = 3'b111;
        #10 $display("Test 10: 5 >> 1 = %d, cout = %d", result, cout);

        // 结束仿真
        #10 $finish;
    end

endmodule
```

3. 仿真波形图



仿真波形分析

测试序号	输入信号a	输入信号b	操作码op	输出result	输出cout	说明
初始	0	0	000	不确定	不确定	初始状态
1	5	3	000	8	0	加法
2	0xFFFFFFFF	1	000	0	1	加法（溢出）
3	5	3	001	2	0	减法
4	3	5	001	0xFFFFFFFE	1	减法（借位）
5	5	3	010	15	0	乘法
6	5	3	011	1	0	与
7	5	3	100	7	0	或
8	5	3	101	6	0	异或

测试序号	输入信号a	输入信号b	操作码op	输出result	输出cout	说明
9	5	(不参与运算)	110	0xFFFFFFFA	0	非
10	5	1	111	2	0	右移
结束	-	-	-	-	-	仿真结束

说明：

- 时间点为时钟上升沿时刻，此时ALU执行运算并更新输出
- 每个测试用例在上升沿时刻之前设置输入信号，确保在时钟上升沿时输入信号稳定
- 所有测试用例的输出结果均符合预期，验证了ALU_Seq模块的正确性

五、实验思考

1. 遇到的问题及解决方法

1. 问题描述：第一次测试，testbench中未设置a、b、op初始值，导致仿真开始时信号状态不确定。
   解决方法：在testbench的initial块开始时，将a、b、op初始化为0，确保仿真开始时所有输入信号都有明确的初始值。

2. 问题描述：时间间隔设置需要确保每个操作都在时钟上升沿完成。
   解决方法：保持每个测试用例之间10ns的间隔，并设定时钟周期为5ns，确保可在时钟上升沿清晰地观察到ALU的运算结果变化。

2. 实验心得

- 掌握了Verilog HDL语言的分支语法、计算表达式和ALU设计方法
- 理解了序列ALU的工作原理和实现方式
- 学习了如何编写测试文件验证电路功能
- 熟悉了Vivado仿真环境的使用方法，包括新建项目、添加文件、仿真、查看波形图等。

六、实验评价

1. 自我评价

- 实验完成度：□***优秀*** □良好 □一般 □待提高
- 掌握程度：□***很好*** □较好 □一般 □需要加强

2. 实验反馈

1. 实验内容难度：□偏难 □***适中*** □偏易
2. 实验时间安排：□充足 □***适中*** □紧张