

bq769x0 Family Top 10 Design Considerations

Battery Management Solutions / Monitoring and Protection

ABSTRACT

The bq769x0 family of battery monitor devices provides Analog Front End (AFE) and hardware protection functions for 3 to 15 cell lithium-ion battery systems. This document describes 10 design considerations for using the bq769x0 component in a battery circuit. These items should help a designer with decisions which must be made in their implementation of a battery using the bq769x0 family components.

Contents

1	Host Controller Choice	2
2	Cell Count.....	2
3	Device Architecture	3
4	Cell Balance	7
5	XREADY	9
6	FET Drive.....	10
7	Load Detect	13
8	Low-Side Switching Considerations	13
9	REGSRC Supply	13
10	Random Cell Connection – Within Limits	17
11	References	24

List of Figures

1	Common Footprint Concept	3
2	BAT Supply and Offset Currents	4
3	Current From Input Pins	5
4	Avoiding Pin Current With Schottky Diodes.....	6
5	P-Channel External Balancing	7
6	N-Channel External Balancing	8
7	External Balance FET Gate Protection	8
8	Balancing at Group Boundary.....	9
9	Typical Low-Side FET Connection.....	10
10	CHG Circuit With Load Applied	12
11	CHG Pin Typical Clamp Voltage	12
12	Minimum FET Voltage and Device Dissipation vs. REGSRC	13
13	bq76920 REGSRC Power Option.....	14
14	REGSRC Source Follower	15
15	FET Voltage Variation With REGSRC Offset.....	15
16	REGSRC From BAT With 6 Cells.....	16
17	bq76930/bq76940 REGSRC.....	17
18	Connection With P-Channel Balance FETs	18
19	Connection With N-Channel Balance FETs	19
20	Top Input to Group Power Diodes	20
21	Limiting Lower Group Pin Voltages	21

22	Ground at Sense Resistor and Remote Cell Sense	22
23	Ground at Sense Resistor and Local Cell Sense	23
24	Ground at Remote Cell Sense.....	23

Trademarks

1 Host Controller Choice

The bq769x0 is not a standalone protector and will require a host. The bq769x0 AFE will measure voltages and monitor voltage faults based on those voltages as well as monitor current faults. However, a host is required to set the registers for the protection thresholds and to turn on FET control outputs. If current measurement is desired, the host must read the values from the AFE. **When faults occur, the host must clear the faults and recover when appropriate.** While the AFE could be set and left to operate unsupervised, a fault would leave the battery disabled. The selection of the host will influence the appropriate AFE version.

The bq78350 is a gauge designed to control the bq769x0 AFE. It has pre-programmed behavior determined by the selection of available parameters. Protection limits can be set in the firmware. The gauging uses a Compensated End of Discharge Voltage (CEDV) algorithm which uses coefficients calculated from data collection runs with the pack design. Communication to the gauge is through SMBus. The gauge handles all communication to the AFE and does not share the I2C bus to the AFE or allow modification of the AFE registers. The bq78350 is a 2.5-V device and at its initial release supports the -00 and -01 2.5-V output AFEs, be sure to check the latest bq78350 information for options supported.

A customer provided MCU can be used with the AFE. This allows the MCU programming to provide special system behaviors for the battery. **The MCU must set the protection registers, enable FETs, recover from faults, and provide a balancing algorithm,** if desired. The MCU can implement a gauging algorithm and provide display or communication appropriate for the battery system. In addition to the cell voltage readings from the AFE the MCU may measure battery voltage for a real-time calibration as described in the bq769x0 datasheet and pack voltage, if desired. Any of the bq769x0 device options may be used as appropriate for the MCU.

Related to the MCU is the selection of a boot method for the AFE. The bq769x0 datasheet shows a simple concept of using a switch to boot the device when ready. If the MCU is powered from a separate regulator, it can put the AFE to sleep and boot the AFE as desired. With the bq78350, a circuit to provide a pulse is needed to boot the AFE and start the bq78350.

2 Cell Count

bq769x0系列设备使用通用的寄存器架构，以使主机实现可以轻松地在不同的单元计数配置之间移动。制作一块可以支持AFE系列支持的任何单元数的单板似乎很有吸引力。从控制器和固件的角度来看，这应该可以很好地工作，但是，出于硬件考虑，这可能没有吸引力。一种是在实际使用较少的电池单元时，占用15个电池单元的电路板空间的效率低下。第二个考虑因素是bq76920 (0.65 mm) 与bq76930和bq76940 (0.5 mm) 之间的封装间距差异。可以使用类似于图1的偏移图案来构建通用封装，但这可能会使组件放置和布线变得复杂。第三是家庭设备的架构所导致的电路结构差异，以下各节将详细介绍。bq76930和bq76940之间的通用电路板设计可能更实用。这是在bq76930和bq76940 EVM板上完成的。单元计数通常会指示要使用的设备，有关支持的单元计数，请参见数据表。如果在9个或10个单元之类的设备之间支持的单元计数存在重叠，则可以基于成本较低的部分或额外的温度传感器的需求进行选择。





Figure 1. Common Footprint Concept

3 Device Architecture

bq769x0系列设备采用5单元组结构构建。每个单元组可以支持3到5个单元。每个组都有一个支持其5个单元和热敏电阻的14位ADC。每个小组都有独立的时间表。来自上组的电压和温度读数被传送到下组寄存器，以供主机访问。电压和温度电路的电源来自BAT引脚。电流监控，FET驱动器和用户通信仅在底部提供，这些功能的电源来自REGSRC引脚。

bq76920使用单个单元组。信号以VSS为参考。bq76920 BAT引脚可以由一个保持电路供电，以便可以使用中等大小的滤波电容器。应提供一种防止引脚上过高压的方法。二极管两端的放电电阻可能已足够。在某些情况下，可能需要一个齐纳二极管来限制引脚上的电压。齐纳二极管应将电压限制在顶部电池上方几伏。bq76920所使用的Rc和Cc输入滤波器组件可以使用多种值。


bq76930和bq76940分别使用2个和3个组堆叠5个单元组。上组的VSS连接到下组的BAT引脚。电源电流从BAT引脚流经每组，流到VSS。中间电源引脚（VC5X和VC10X）中仅流过很小的失调电流，如图2所示，其值在数据手册中给出。当ALERT信号为高电平时，VC5X的失调电流会增加，通过设置ALERT后立即清除状态寄存器，微控制器可以最小化该电流对系统的累积影响。



Copyright © 2016, Texas Instruments Incorporated


Figure 2. BAT Supply and Offset Currents

使用bq76930和bq76940的这种设备架构，当对电池施加诸如短路之类的重负载时，每个电池单元的电压将降至较低的值。电流流过每个输入滤波器电阻。最初，滤波电容器放电。在较低的组中，输入不低于VSS。在较高的组中，Cf功率滤波电容器将组参考电压保持在电池之上，并且电流继续从输入电阻器流出。输入滤波电容器耗尽后，电流将从器件输入中流出，继续使低Cf电容器放电，如图3所示。在半导体器件中通常不希望这种电流流动，但是该系列是采用这种架构设计的。输入电压将降至组基准以下，但电流受输入电阻器的限制，不会造成损坏。如果需要单独实现，则可以将肖特基二极管从组基准连接到组输入，以将电流传送到设备外部。这些二极管如图4所示，其模式包含在EVM中。BAT引脚滤波电阻器吸收流经Cf电容器的电流。上组输入从下组的Cf电容器汲取电流。较高的Cf电容器放电会比较低的Cf电容器慢。较低的组功率必须保持在VSHUT电平以上，以便器件可以计时短路事件并关闭DSG FET输出。



Copyright © 2016, Texas Instruments Incorporated

Figure 3. Current From Input Pins



Copyright © 2016, Texas Instruments Incorporated

Figure 4. Avoiding Pin Current With Schottky Diodes

由于**bq76930**和**bq76940**的架构，所用的Cf电容器应较大，而输入滤波电阻也应较大。通常，Cf电容器对所有电容器使用相同的值。**bq76930**和**bq76940**的电源引脚上不应使用带有二极管的保持电路。数据表显示了较大的值范围，但这些家族成员应使用较大的值。


4 Cell Balance

bq769x0器件具有内部平衡FET，这些平衡FET由主机通过寄存器控制。启用后，内部FET将与该电池相关的引脚拉在一起，从而通过该电池的输入电阻吸收电流。对于bq76920，可以选择输入电阻的大小，以在器件能力范围内选择平衡电流。对于bq76930和bq76940，由于器件架构的原因，输入滤波电阻必须较大，因此内部平衡电流在这些系列成员中受到限制。

250 ms的测量时间线分为12.5 ms的间隔。平衡时，在20个间隔中的14个间隔中启用平衡FET。在该组底部的电池开始测量之前，平衡FET关闭一个间隔。然后依次测量细胞。输入滤波器必须在12.5毫秒内稳定下来，否则电池测量中将出现电压误差。由于单元是按顺序进行测量的，因此底部的单元将显示最大的影响。平衡的电池越多，过滤器需要的时间就越多。对于bq76920，调整了Rc输入电阻器的平衡电流，并且通常在数据表范围的较小值内，而Cc滤波电容器通常可以较大。对于bq76930和bq76940，输入电阻较大，而Cc电容器可能较小，以改善测量。


由于电池输入在平衡期间会拉在一起，因此必须小心以防止损坏输入。如果一组中的所有电池单元都能够同时平衡，则输入将汇集在一起，并且某些最大限制将被超过，部件可能会损坏。平衡组中的每个其他电池将使不平衡电池上的电压加倍，并且通常可以，请检查设计中使用的电池电压的电压限制。

外部电池平衡可以与bq769x0系列一起使用。切换外部FET，以通过电阻从电池汲取电流。FET的控制来自Rc输入电阻之一上的电压。当使用P沟道平衡FET时，使用上部电阻，请参见图5。当使用N沟道平衡FET时，使用下部电阻，请参见图6。一个具有RDS(ON)的FET大约为电阻的1/2。需要电池电压。这些FET通常具有较低的最大VGS，因此通常需要使用稳压二极管来保护栅极电压。栅极电压应通过电阻器连接，以在二极管导通时限制电流。在正常操作期间，齐纳二极管将不会导通。在诸如短路之类的重负载事件中，电池输入将下降至电池附近，而IC VCn引脚最初将处于其正常电压，如图7所示。齐纳二极管将防止高压到达栅极和栅极。输入电阻的大部分电压将在栅极电阻两端下降。栅极电阻器电流将导致Cf电容器电压的下降，因此栅极电阻器应较大。短路解除后，输入滤波电阻上的电压将反向，并且栅极保护齐纳管将沿相反的方向导通。




Copyright © 2016, Texas Instruments Incorporated

Figure 5. P-Channel External Balancing



Copyright © 2016, Texas Instruments Incorporated

Figure 6. N-Channel External Balancing




Copyright © 2016, Texas Instruments Incorporated

Figure 7. External Balance FET Gate Protection

P沟道与N沟道平衡FET的选择也可能受到电池连接的影响。在电池连接期间，通过滤波电阻的浪涌电流将打开P通道平衡FET并拉低下部输入。这种效应可以继续沿电池堆下降。在推荐的连接过程中，N沟道FET不会导通，因此可能更可取。有关这些注意事项，请参见随机单元连接部分中的讨论。

bq76930和bq76940中的单元组的时间轴是独立的，因此一个组可能正在平衡，而下一组正在测量。在组之间的电池边界处，相邻电池可在任何公共路径中测量来自平衡电流的电压。将公共路径电阻保持在较低水平，使用较宽的走线或将电流返回至尽可能靠近电池的位置将减小这种影响（见图8）。



Copyright © 2016, Texas Instruments Incorporated

Figure 8. Balancing at Group Boundary

系统设计人员必须确定要提供多少平衡电流。有时候这不是一个容易的问题。电池的自放电率可能会随电池的不同以及操作环境的不同而变化。系统中温度较高的电池放电速度可能更快。如果电池及其环境匹配良好，则电子设备可能会导致不平衡。bq76930和bq76940中的dINOM, dISHIP和dIALERT电流将对电池组造成不同的负载，最终可能需要进行平衡。每天充电的电池组所需的平衡电流可能比每月充电的电池组低，或者使用相同的平衡电流时，不经常充电的电池组的平衡电流可能要比频繁充电的电池组更长。

5 XREADY

bq76930和bq76940系列成员将平衡命令从底部组的寄存器传递到上部组，并将电压从上部组的寄存器传递到下部组寄存器。内部通信由内部看门狗功能监视。如果太多的通信有错误，则设备将设置

DEVICE_XREADY故障，表明它不信任上组可用的电压。由于电压未知，因此该设备会将DSG和CHG FET控制信号设置为关闭。主机可以识别事件，清除故障并重新启用FET，但不能禁用看门狗功能。FET关闭的最短时间可能约为100 ms。可以通过在IC附近放置电源滤波电容器和仔细的电路板设计来避免XREADY，但是无法防止该功能的运行。如果在没有将单元连接到上层组的情况下引导AFE，则预期为XREADY。由于只有一个组，因此bq76920中不会发生XREADY。

The DSG output can connect directly to the low side N-channel FET gate when it is suitable since the driver has an internal resistance to limit the switching speed of the FET. Pull-down resistance of the DSG output is shown in the datasheet and is typically 2.5 k Ω . The pull-up resistance may be calculated from the rise time conditions in the datasheet and is approximately 5 k Ω . Increasing the load current or the FET gate capacitance will cause the driver to switch more slowly. In some cases an additional resistance may be desired between the DSG pin and the discharge FET gate, this will slow the discharge gate switching. When multiple FETs are used, a small resistor to the gate of each FET may be desired, check with your FET supplier. Switching speed will slow with multiple FETs due to the added capacitance. When faster switching is needed a driver will be needed for the FET gate.

The CHG pin must be connected to the charge FET gate through a circuit to allow the charge FET to operate properly in several phases of operation. The typical circuit is shown in the datasheet and in [Figure 9](#). CHG pin pull-down resistance is 1 M Ω nominal, pull-up resistance can be calculated from the rise time and is approximately 5 k Ω .


When the battery is in a normal state and has both the Q1 and Q2 FETs ON, it is desirable to have most of the CHG pin voltage available on the gate of Q2 to maintain a low resistance in the FET. Q3 will be on with a low resistance. D1 will provide a fixed drop 'shorting' R1. A voltage divider will be created by R4 and R2. R2 should be large and R4 small so that most of the CHG pin voltage is applied to the gate. R2 may be 1 M Ω typical while R4 may be 1 k Ω .

When the CHG pin turns off, it will pull down the Q1 charge FET gate through Q3 body diode, R4, and R1. R2 also pulls down the gate and when the charger pushes the PACK- voltage below battery-, R2 keeps Q1 off. Q3 is off and allows the Q1 gate and source to fall to a large voltage below the IC VSS at the battery- voltage.

When the CHG output turns on CHG and Q3 drain will try to go to approximately 12 V. If the battery had been discharged 15 V below the charger voltage, there would be a 27 V difference between the Q1 source and the Q3 drain voltage. D2 avoids a damaging voltage from being applied to the Q1 gate if the FET does not turn on fast enough to limit the gate voltage. R4 will drop some voltage but may be considered optional since Q3 would limit the current when the CHG pin voltage pulled down sufficiently. D2 should be selected so that it does not conduct when Q1 is on with PACK- at the battery- voltage but protects Q1 against transients exceeding the V_{GS} maximum limits. For low voltage batteries, D2 may not be required.


When the discharge FET is off and a load is applied to the battery, PACK- will pull up toward PACK+. Normally in this situation the system will also turn off the CHG driver. In this condition the circuit behavior may be easier to visualize if re-drawn with the power FETs removed as in [Figure 10](#). PACK- may be the same voltage as PACK+ if R_{LOAD} is small. D2 conducts and protects the Q1 gate from excessive voltage. The CHG pin voltage will rise to the V_{CHG_CLAMP} voltage. D1 blocks current flow so the voltage between D2 and the CHG pin is dropped across R1 and R4. R4 is small, so R1 must be large to limit current into the CHG pin. Q3 will be on in this condition. The designer may note that the datasheet test current CHG sink current is 500 μ A, but the maximum V_{CHG_CLAMP} at this test current is 22 V maximum and would exceed the V_{GS} maximum of most FETs used for Q3. With a 50-V difference between the PACK- and CHG and a 1-M Ω resistance the current into CHG would be approximately 50 μ A. The V_{CHG_CLAMP} is lower at lower current as shown in [Figure 11](#), however, without a maximum voltage at a similar test condition designers may choose to implement their own known clamp as shown at D3. The D3 clamp value may be in the 15- to 18-V range so that it protects the Q3 V_{GS} maximum limit but does not conduct at normal CHG output levels. As noted in a previous paragraph, a low voltage battery pack may not need a D2 zener to prevent excessive positive V_{GS} on Q1. The same pack low-voltage pack may not need D2 to prevent excessive negative V_{GS} . Current may be further reduced or the designer may consider removing R1 and D1 since R2 could provide sufficient current limit. R1 and R2 should generally be large to limit the leakage current when the load remains on the PACK with the FETs off.

当放电FET关闭并且负载加到电池时，PACK-将向上拉至PACK+。通常，在这种情况下，系统还将关闭CHG驱动程序。在这种情况下，如果如图10所示去掉功率FET进行重新绘制，则电路行为可能更容易形象化。如果 R_{LOAD} 小，则PACK-的电压可能与PACK+的电压相同。D2导通并保护Q1栅极免受过高的电压。CHG引脚电压将上升到 V_{CHG_CLAMP} 电压。D1阻止电流流动，因此D2和CHG引脚之间的电压在R1和R4两端下降。R4小，因此R1必须大以限制流入CHG引脚的电流。Q3将在这种情况下处于打开状态。设计人员可能会注意到，数据手册中的测试电流CHG灌电流为500 μ A，但此测试电流下的最大 V_{CHG_CLAMP} 最大为22 V，并且将超过用于Q3的大多数FET的 V_{GS} 最大值。如果PACK和CHG之间的电压差为50V，电阻为1M Ω ，则流入CHG的电流约为50 μ A。如图11所示， V_{CHG_CLAMP} 在较低电流下较低，但是，在类似的测试条件下没有最大电压的情况下，设计人员可以选择实现自己的已知钳位，如D3所示。D3钳位值可能在15至18V范围内，因此它可以保护Q3 V_{GS} 的最大限值，但在正常的CHG输出电平下不会导通。如前一段所述，低压电池组可能不需要D2齐纳二极管来防止Q1上的正 V_{GS} 过多。同一电池组低压电池组可能不需要D2来防止过多的负 V_{GS} 。由于R2可以提供足够的电流限制，因此电流可以进一步降低，或者设计人员可以考虑移除R1和D1。当负载保持在PACK上且FET关闭时，R1和R2通常应较大，以限制泄漏电流。



Copyright © 2016, Texas Instruments Incorporated

Figure 10. CHG Circuit With Load Applied



C001

Figure 11. CHG Pin Typical Clamp Voltage

CHG FET的关闭，CHG引脚的高电阻，其路径电阻和栅极-源极电阻会很慢。对于许多系统，充电电流远低于放电电流，并且从该高电阻缓慢切换允许充电FET在FET的安全工作区域内切换。具有较高充电电流或并联FET的系统可能需要驱动器。与上述电路一样，驱动器将需要从可能的大负电压浮空到PACK正电压，并在高电平时限制流入CHG引脚的电流。当充电器电压大于电池电压时，它将需要一个电源，一个电平转换器，并应参考PACK-以保持FET截止。

7 Load Detect

如数据手册中所述以及图9所示，负载检测功能内置在CHG引脚中，并在CHG输出为低电平时启用。当使用低端开关时，当放电FET关闭时，CHG引脚将通过栅极驱动网络被电池组负载上拉。从图10的简化电路可以看出，在比较器释放之前，负载必须为高阻抗。使用公共电阻值时，CHG可能约为PACK电压的一半减去一对二极管压降。PACK-可能需要在3V至5V的范围内才能消除负载检测条件。由于大的RCHG_OFF和串联电阻，负载电容将花费一些时间来放电。当将缓冲器用于充电FET驱动器时，请在依赖于其操作之前，检查其拓扑以查看缓冲器电路是否会向CHG引脚提供信号以进行负载检测。

8 Low-Side Switching Considerations

通过地面参考接口（例如SMBus）与电池的通信通常连接到PACK-。当使用低端保护FET时，PACK-被断开，并且通信线路的参考丢失。通信接口将无法正常工作，并且信号可能会呈现出不受保护的泄漏路径以进行充电或放电。常见的解决方案是在适当的情况下隔离电流路径，切换接口和电源路径，隔离接口或使用高端保护FET。适当的选择可能因应用而异，设计人员应注意，典型电路或EVM原理图不是完整的产品。

9 REGSRC Supply

REGSRC是与BAT引脚分离的电源引脚，用于为FET输出，内部电路（例如库仑计数器和I2C接口）以及通过REGOUT稳压器提供的任何外部负载提供电源。FET输出和REGOUT由内部线性稳压器提供，因此FET驱动器的可用电压将受到施加的REGSRC电压的限制。低压组件应使用适当的低栅极电压保护FET。器件的功耗还取决于REGSRC电压，REGOUT电压选项和所施加的REGOUT负载。图12显示了具有3.3V REGOUT选项的IC上可用的FET电压和标称耗散，在REGSRC的建议输入电压范围内，连续20mA负载为6V至25V。2.5V器件输出的耗散会更高。占空比负载的平均耗散会更低。为了获得最佳的FET性能，需要较高的电压，而对于内部耗散较低的情况，则需要低电压。该设备的最佳折衷方案可能是在13V至15V左右的电压下提供恒定的电源，但这通常无法在电池中使用。在功耗过度加热部件或电池需要高效率的情况下，可能希望通过单独的调节器提供低压负载。REGOUT也用于内部电路，因此即使不用于外部负载也必须具有一个电容器。





Figure 12. Minimum FET Voltage and Device Dissipation vs. REGSRC


对于**bq76920**，**REGSRC**引脚的推荐范围与**BAT**引脚的推荐范围相同。这些引脚通常可以连接在一起，以共享同一功率滤波器，如图13所示。当施加重负载或短路时，二极管可防止**BAT**和**REGSRC**引脚快速放电，从而使**IC**可以继续工作以计时。负载或短路事件，并具有足够的**REGSRC**电压以维持**FET**驱动器输出，以获得良好的**VGS**和**FET**的低电阻。尽管建议的工作条件表中没有该值，但预计**BAT**引脚电压通常与顶部电池近似相同。当**REGOUT**上的负载将**REGSRC**引脚显著拉低时，可以在**REGSRC**引脚上使用单独的滤波器以避免**BAT**下拉。如**BAT**引脚电压所讨论的那样，在某些情况下，可能需要从**REGSRC**引脚到**VSS**齐纳，以防止过压。



Copyright © 2016, Texas Instruments Incorporated

Figure 13. bq76920 REGSRC Power Option

使用**bq76930**和**bq76940**，**BAT**引脚电压可能大大高于**REGSRC**的最大可接受电压。数据表显示了使用参考**VC5X**电压的**FET**作为源极跟随器。这种拓扑结构允许**REGSRC**在低于**VC5X**电压的情况下大约工作**FET**的**VGSTH**。**FET**受电压控制，因此电池堆不会因连接而失衡。**REGSRC**的电流来自电池堆的顶部，源极跟随器**FET**两端的电压下降。如图14所示，在路径中需要一个二极管以防止**REGSRC**在重载或短路期间下降。二极管两端的电阻将有助于释放二极管检测到的任何瞬变。源极跟随器和任何下降的组件都会在栅极参考电压和**REGSRC**电压之间产生一个偏移。参考电压将在电池的动态范围内变化，尽管这可能会使**REGSRC**保持在建议的工作范围内，但它可能会对可用的**FET**驱动电压产生影响，请参见图15。源极路径上带有负载的二极管上的电压降会降低**REGSRC**处的电压并降低**IC**内部的功耗，但是低电池电压下的**REGSRC**电压降可能会对**FET**驱动电压产生不良影响。将二极管电阻对放置在漏极路径中将在较低的电池电压下在**REGSRC**上提供较高的电压。漏极电阻将使**FET**与**PACK +**上的**ESD**隔离，并会降低**FET**中的功率，但不应太大，以免导致**FET**源极和**REGSRC**下降。



Copyright © 2016, Texas Instruments Incorporated

Figure 14. REGSRC Source Follower






Figure 15. FET Voltage Variation With REGSRC Offset

对于低电池电压和低电池数量，如图16所示，可以直接对REGSRC滤波PACK电压。对于bq76940，可能存在将VC10X用作源极跟随器栅极参考的情况。。齐纳基准将为源极跟随器提供稳定的电压基准，但是由于齐纳二极管具有连续的偏置电流，因此在电池中通常是不希望的。VC5X和VC10X已经被大量过滤且引人注目，但在某些情况下，对另一个电池进行过滤以提供栅极参考可能会更好地满足电池动态范围内REGSRC的需求。当源极跟随器的参考电压处于大于FET的VGS限制的电压电位时，可能需要使用背对背齐纳二极管保护栅极，如图17所示。



Copyright © 2016, Texas Instruments Incorporated

Figure 16. REGSRC From BAT With 6 Cells



Copyright © 2016, Texas Instruments Incorporated

Figure 17. bq76930/bq76940 REGSRC

10 Random Cell Connection – Within Limits

bq769x0数据表功能列表包括“允许的随机单元连接”。由于没有与小区连接有关的规范，用户可能想知道这意味着什么。基本上，如果流入引脚的电流受到适当电阻的限制，则该部件的设计不会使引脚对电池连接期间的瞬变过分敏感。这并不意味着绝对可以忽略绝对最大极限值，也不意味着该零件可以无限制地滥用。实施方式的差异可能会改变电池单元连接期间IC上的应力，公差也会导致成功组装和损坏之间的差异。与所有bq76930或bq76940相比，bq76920的连接通常更耐用，因为所有电池输入均在一组中，并受电源引脚限制。

单元的连接首先假定设备VSS的连接，因为IC中的信号参考VSS。VSS通常将连接至电路板的大电流路径，并将连接至电池。在某些情况下，VSS通过低电流接地连接到电池。

通常，自下而上的电池连接顺序是优选的，因为每次连接施加到板上的电压阶跃很小。输入上的电压将为该单元的滤波电容器充电。差分滤波电容器将推高未连接的上部电池。此外，IC内部平衡FET的体二极管如果导通，则会推高未使用的输入。如果使用外部平衡FET，它们的体二极管还将通过电池平衡电阻将电池上方的端子向上推。有时首选的另一种电池连接方法是先连接VSS，再连接提供组电源的电池，例如5节电池中的5号电池。这为电路板提供了较大的电压步长，但为该组定义了功率，差分输入滤波电容器将电压分压至中间引脚。接通电源后，在组中间连接一个单元，即可根据电容器分压器产生的值对IC引脚电压进行轻微校正。未连接的电池输入会根据IC引脚和电容器的泄漏而自由漂移。与任何组装技术一样，应注意确保未连接的输入在连接之前不会接触破坏性电压。当电源上的负载很重时，例如bq76920的情况是电池组+上运行一个调节器，可能会推动高电流通过平衡FET，因此最好在组电源第二次连接（在VSS之后）进行连接。在由下而上的顺序中。当在VSS之后连接组中间的一个单元时，将发生上述两种效果的组合：上方未连接单元的输入将被上推，下方未连接单元的输入将被差分电容器分压器分压。

电池连接期间使用的外部平衡电路可能会对输入产生影响。当使用P沟道FET进行平衡时，通过输入滤波器电阻的浪涌电流将打开平衡FET。如果未连接下面的电池输入，则平衡FET将拉低未连接的下部输入。该顺序将继续在输入滤波器下进行，如图18所示。如果VC0输入未连接至电池，则将其拉高。虽然在有限的测试中没有发现这种情况下TI造成的损坏，但建议至少在电池连接期间将电池1输入的底部连接至板上的VSS。N沟道平衡FET不会通过VSS后更高输入连接而导通，因为流入输入电阻器的电流会使上部平衡FET的源极电压升高至其栅极电压以上，请参见图19。对于随机电池连接，这可能是首选的，因为它们不会拉高未连接的输入。如果在连接期间触发N沟道FET，它们将下拉输入，则通常认为这比上拉更安全，因为只要不超过差分限制，单端绝对最大极限值均以VSS为参考。






Figure 18. Connection With P-Channel Balance FETs



Copyright © 2016, Texas Instruments Incorporated

Figure 19. Connection With N-Channel Balance FETs

数据手册中**bq76930**和**bq76940**的典型应用示意图显示了从每组顶部输入到组电源引脚的二极管。这些二极管对于防止随机电池连接期间的损坏很重要。如果没有二极管连接，则较高组中的电池将快速将该输入变为高电平，同时将输入电压分配给该组电源参考引脚。由于架构需要较大的 C_f ，因此组电源参考引脚不会移动太多，并且所连接的引脚可能会轻易超过其对组参考的绝对最大值，请参见图20。无法测量高压。二极管抑制输入力电流，以在输入上升时为功率滤波器路径充电。标准信号或开关二极管适用于此应用。二极管中的峰值电流将受到输入电阻的限制。如果在VC15上使用1kΩRc电阻，建议最大单电池为5V，则电流将为75 mA。在类似条件下流入单元10的电流为50 mA




Copyright © 2016, Texas Instruments Incorporated

Figure 20. Top Input to Group Power Diodes

电池组上的下部电池输入引脚在3.6和7.2 V时具有最低的单端abs最大极限。底部电池上的内部平衡FET必须与顶部电池不同，因为它必须在组基准电压（地）下工作。上方的单元格在参考上方运行。底部内部平衡FET满足与其他内部FET相同的规格，但有所不同，并且对瞬变的容忍度也不同。当连接到上一组的底部电池输入时，输入将从Rc和Cc滤波器值快速上升，功率基准将通过上部电池输入滤波电容器和功率滤波电容器的充电路径缓慢上升。组检测引脚（VC5B，VC10B）的底部可能是组电源引脚上方，下部电池检测引脚上方的6个二极管压降

（VC6，VC11）可以是组电源引脚上方的5个二极管压降。该组的基准将通过电源滤波电容器从该组电源引脚中除掉。尽管在有限的测试中TI并未受到电池连接的损坏，但潜在电压可能很大，并且结果可能会因不同的滤波电容器而异。一些包装设计人员发现，在组的底部输入到组参考的齐纳二极管或跨输入的齐纳二极管中具有价值。一个示例是图21中所示的D11和D10B




Copyright © 2016, Texas Instruments Incorporated

Figure 21. Limiting Lower Group Pin Voltages

帮助保护电池组输入的一种可能性是在每个电池输入上提供一个齐纳二极管。此类齐纳二极管可以提供帮助，但可能无法阻止所有问题。放置在电路板输入端的齐纳二极管必须具有高于电池最大值的标称击穿电压，并且具有容差。这些齐纳二极管可以使电路板的差分输入保持过高的值，但是，如果最大电池电压和齐纳管导通点之间有0.5V的余量，并且如果电池以低于最大电压的0.5V连接，则每个输入会积聚一个1V错误。还应意识到，通过滤波器，IC输入引脚可以具有与板输入不同的电压。将齐纳二极管放置在IC输入端也是可行的，并且可以帮助控制电压摆幅，但是根据所使用的算法，IC输入端的电压约为电池单体平衡期间电池单体电压的1.5至2倍。


可能的话，在组装过程中将齐纳二极管连接到组装夹具中的板上可能会在连接过程中产生更严格的公差，如果在操作过程中留在产品中，则这是不可接受的，同时避免了产品中零件的成本。电阻也可用于在连接期间分压。电阻在产品中是不可接受的，必须在固定装置中小心使用。如果与电阻分压器顶部单元的连接断开，则分压器可将顶部的下一个单元保持在0V，同时顶部输入变为满充电电压。

与随机单元连接有关，IC“接地”的位置可能会影响引脚上的信号。高电流连接到电池的寄生效应可能会导致瞬态，IC可能需要针对瞬态进行保护。感测电阻器和电池之间的电阻会导致电压降。如果该值太大，则可能会损坏IC。如果在检测电阻附近引用了VSS，则VC0连接到电池时将趋于低于地面，并且可能需要保护，例如图22中的DVC0。如果VC0连接在板上，则与VSS的变化不大，但是寄生效应将包括在底部电池的测量中，并且VC1可能需要保护，请参见图23。如果将VSS引用为低电流电池0连接，则SRP和SRN感应输入可能会高于VSS，并且可能需要瞬态保护，如图所示请参见图24。请注意，SRP引脚的建议工作范围较小，较大的路径电阻会增加SRP和SRN引脚的共模电压。




Copyright © 2016, Texas Instruments Incorporated

Figure 22. Ground at Sense Resistor and Remote Cell Sense



Copyright © 2016, Texas Instruments Incorporated

Figure 23. Ground at Sense Resistor and Local Cell Sense



Copyright © 2016, Texas Instruments Incorporated

Figure 24. Ground at Remote Cell Sense

11 References

The documents may provide additional information on the bq769x0. Documents are available on www.ti.com or check with your local sales office. Check in the website product folder for additional documents.

1. *bq769x0 3-Series to 15-Series Cell Battery Monitor Family* data sheet ([SLUSBK2](#))
2. *bq76920 EVM User's Guide* ([SLVU924](#))
3. *bq76930 and bq76940 Evaluation Module* user's guide ([SLVU925](#))
4. *bq78350 CEDV Li-Ion Gas Gauge and Battery Management Controller* data sheet ([SLUSB48](#))
5. *bq76920, bq76930, bq76940 AFE FAQ* ([SLUUB41](#))

Revision History

NOTE: Page numbers for previous revisions may differ from page numbers in the current version.

Changes from Original (July 2015) to A Revision	Page
• Changed Figure 19 , Rg1 to VCO connection	19

IMPORTANT NOTICE FOR TI DESIGN INFORMATION AND RESOURCES

Texas Instruments Incorporated ("TI") technical, application or other design advice, services or information, including, but not limited to, reference designs and materials relating to evaluation modules, (collectively, "TI Resources") are intended to assist designers who are developing applications that incorporate TI products; by downloading, accessing or using any particular TI Resource in any way, you (individually or, if you are acting on behalf of a company, your company) agree to use it solely for this purpose and subject to the terms of this Notice.

TI's provision of TI Resources does not expand or otherwise alter TI's applicable published warranties or warranty disclaimers for TI products, and no additional obligations or liabilities arise from TI providing such TI Resources. TI reserves the right to make corrections, enhancements, improvements and other changes to its TI Resources.

You understand and agree that you remain responsible for using your independent analysis, evaluation and judgment in designing your applications and that you have full and exclusive responsibility to assure the safety of your applications and compliance of your applications (and of all TI products used in or for your applications) with all applicable regulations, laws and other applicable requirements. You represent that, with respect to your applications, you have all the necessary expertise to create and implement safeguards that (1) anticipate dangerous consequences of failures, (2) monitor failures and their consequences, and (3) lessen the likelihood of failures that might cause harm and take appropriate actions. You agree that prior to using or distributing any applications that include TI products, you will thoroughly test such applications and the functionality of such TI products as used in such applications. TI has not conducted any testing other than that specifically described in the published documentation for a particular TI Resource.

You are authorized to use, copy and modify any individual TI Resource only in connection with the development of applications that include the TI product(s) identified in such TI Resource. NO OTHER LICENSE, EXPRESS OR IMPLIED, BY ESTOPPEL OR OTHERWISE TO ANY OTHER TI INTELLECTUAL PROPERTY RIGHT, AND NO LICENSE TO ANY TECHNOLOGY OR INTELLECTUAL PROPERTY RIGHT OF TI OR ANY THIRD PARTY IS GRANTED HEREIN, including but not limited to any patent right, copyright, mask work right, or other intellectual property right relating to any combination, machine, or process in which TI products or services are used. Information regarding or referencing third-party products or services does not constitute a license to use such products or services, or a warranty or endorsement thereof. Use of TI Resources may require a license from a third party under the patents or other intellectual property of the third party, or a license from TI under the patents or other intellectual property of TI.

TI RESOURCES ARE PROVIDED "AS IS" AND WITH ALL FAULTS. TI DISCLAIMS ALL OTHER WARRANTIES OR REPRESENTATIONS, EXPRESS OR IMPLIED, REGARDING TI RESOURCES OR USE THEREOF, INCLUDING BUT NOT LIMITED TO ACCURACY OR COMPLETENESS, TITLE, ANY EPIDEMIC FAILURE WARRANTY AND ANY IMPLIED WARRANTIES OF MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE, AND NON-INFRINGEMENT OF ANY THIRD PARTY INTELLECTUAL PROPERTY RIGHTS.

TI SHALL NOT BE LIABLE FOR AND SHALL NOT DEFEND OR INDEMNIFY YOU AGAINST ANY CLAIM, INCLUDING BUT NOT LIMITED TO ANY INFRINGEMENT CLAIM THAT RELATES TO OR IS BASED ON ANY COMBINATION OF PRODUCTS EVEN IF DESCRIBED IN TI RESOURCES OR OTHERWISE. IN NO EVENT SHALL TI BE LIABLE FOR ANY ACTUAL, DIRECT, SPECIAL, COLLATERAL, INDIRECT, PUNITIVE, INCIDENTAL, CONSEQUENTIAL OR EXEMPLARY DAMAGES IN CONNECTION WITH OR ARISING OUT OF TI RESOURCES OR USE THEREOF, AND REGARDLESS OF WHETHER TI HAS BEEN ADVISED OF THE POSSIBILITY OF SUCH DAMAGES.

You agree to fully indemnify TI and its representatives against any damages, costs, losses, and/or liabilities arising out of your non-compliance with the terms and provisions of this Notice.

This Notice applies to TI Resources. Additional terms apply to the use and purchase of certain types of materials, TI products and services. These include; without limitation, TI's standard terms for semiconductor products (<http://www.ti.com/sc/docs/stdterms.htm>), [evaluation modules](#), and [samples](http://www.ti.com/sc/docs/sampterm.htm) (<http://www.ti.com/sc/docs/sampterm.htm>).

Mailing Address: Texas Instruments, Post Office Box 655303, Dallas, Texas 75265
Copyright © 2018, Texas Instruments Incorporated