







U?

Minimal System

RF

XTALI_24M

XTALO_24M

VCC

BSW

BFB

VDDIO

GND PADDLE

FR8003A-R_QFN20

FR8003A-R

QFN20_0303_P0.4

Shutdown HD_ONKEY

GPIO

PA0 / I2C0.CLK / SPIS.CLK / URXD0 / PWM0 / PDM.CLK / BLE.TX / SIRIN / I2S.BCLK

PA1 / I2C0.DAT / SPIS.CSN / UTXD0 / PWM1 / PDM.DAT / BLE.RX / SIROUT / I2S.FRM

PA4 / I2C0.CLK / SPIS.CLK / URXD0 / USBDP / PWM4 / PDM.CLK / CLK.OUT / I2S.BCLK

PA5 / I2C0.DAT / SPIS.CSN / UTXD0 / USBDM / PWM5 / PDM.DAT / ANT.TX / SIRIN / I2S.FRM

PC2 / I2C1.CLK / SPIM1.IO0 / SPIS.MOSI / URTS0 / URXD1 / PWM2 / PDM.CLK / SWV / RS485.EN / I2S.MOSI

PC3 / I2C1.DAT / SPIM1.IO1 / SPIS.MISO / UCTS0 / UTXD1 / PWM3 / PDM.DAT / SWV / I2S.MISO

PC6 / I2C1.CLK / SPIM1.CLK / SPIS.MOSI / URTS0 / URXD1 / PWM6 / PDM.CLK / SWTCK / SIROUT / I2S.MOSI


PC7 / I2C1.DAT / SPIM1.CSN / SPIS.MISO / UCTS0 / UTXD1 / PWM7 / PDM.DAT / SWDIO / RS485.EN / I2S.MISO

PD0 / I2C0.CLK / SPIM1.CLK / SPIS.CLK / URXD0 / PWM0 / PDM.CLK / SARADC7 / SIRIN / I2S.BCLK

PD1 / I2C0.DAT / SPIM1.CSN / SPIS.CSN / UTXD0 / PWM1 / PDM.DAT / SARADC6 / SIROUT / I2S.FRM

PD6 / I2C1.CLK / URTS0 / URXD1 / PWM6 / PDM.CLK / SARADC1 / SIROUT / I2S.MOSI

PD7 / I2C1.DAT / UCTS0 / UTXD1 / PWM7 / PDM.DAT / SARADC0 / RS485.EN / I2S.MISO



UART

PA0 TP1 URXD

PA1 TP6 UTXD

SWD

PC6 TP2 SWCLK

PC7 TP7 SWDIO

Power

VCC TP3 VCC

GND TP8 GND

元件选型:

- 天线匹配电路中的电感选用高Q值、低内阻的高频电感，电容选用NP0/C0G稳定性好的I类电容。
- 建议选用频率公差正负10PPM、CL≤9pF的晶振，预留晶振负载电容位置，通过频偏测试来确定电容值。
- L2选用绕线电感或功率叠层电感，额定电流大于50mA，内阻小于1ohm，自谐振频率大于10M。
- VCC脚的电容耐压值不小于10V，VCHG脚的电容耐压值不小于16V。

电路设计及布局:

- 左边部分为FR8003A最小系统。非低功耗应用中，由芯片内部LDO降压，可以省去电感L2、改小C7（取值不可小于2.2uF）。
- 天线区域净空处理，远离金属和电池，远离高频噪声源。预留π型匹配电路，用于天线阻抗调试。
- RF走线按50Ω微带线设计，到天线间的距离尽量短，布成圆弧或135°拐角，避免直角走线。天线参考GND与芯片底部GND以敷地铜的方式连接，不可被其它走线分割。RF走线周围密集GND过孔屏蔽隔离。
- L2摆放时靠近芯片的BSW脚放置，L2相邻层敷地铜。C7靠近L2，BFB走线需经过C7，走线尽量短和宽。C7负极至少放置两个GND过孔，与芯片底部GND以敷地铜的方式连接，不可被其它走线分割。
- 电感L2与晶振Y1摆放时不可靠得太近，尽量隔开距离，否则影响射频性能。晶振周围放置密集GND过孔屏蔽隔离。
- 电路中所有稳压滤波电容务必靠近芯片相关引脚放置。
- 如果产品需要通过类似IEC认证，防静电要求>2KV时，建议在相关引脚和接口处预留ESD防护器件。

管脚说明:

- FR8003A支持UART、I2C、SSP、PWM、ADC、I2S、PDM等功能。
- PA0、PA1默认为UART口，PC6、PC7默认为J-Link口。PA0、PA1在PCB上务必预留测试点，PC6、PC7有空间的话也预留测试点。
- Port D口支持SAR ADC，其中PD6、PD7管脚上电默认为高电平。
- 所有的GPIO口支持输出、输入（内部上拉50K）、floating状态。
- IO口输出高电平时的驱动电流最大8mA。
- 上电瞬间（用户程序运行前）IO口不定态，在PWM控灯等应用中，需在IO口对地增加2KΩ内的下拉电阻。
- HD_ONKEY用于从Shutdown模式下唤醒芯片，Shutdown模式下功耗<1uA。

FREQCHIP 富芮坤

File: FR8003A-R Reference Design

Version: V1.1 Size: A4 Sheet: 2/3

Drawn By: Date: 2023/9/23

