




FR8008A

QFN48_0606_P0.4

U1

Minimal System

RF

XTALO_24M

XTALI_24M

VCC

BSW

BFB

VDDIO

LDO_OUT

GND PADDLE

32.768KHz

XTALO_32K

XTALI_32K

FR8008A_QFN48_0606

GPIO

PA0 / I2C0.CLK / SPIM0.CLK / SPIS.CLK / URXD0 / USBDP / PWM0 / PDM.CLK / BLE.TX / SIRIN / I2S.BCLK / LCD.CS
PA1 / I2C0.DAT / SPIM0.CSN / SPIS.CSN / UTXD0 / USBDM / PWM1 / PDM.DAT / BLE.RX / SIROUT / I2S.FRM / LCD.DC
PA2 / I2C1.CLK / SPIM0.IO0 / SPIS.MOSI / URTS0 / URXD1 / PWM2 / PDM.CLK / WLAN.TX / RS485.EN / I2S.MOSI / LCD.WR
PA3 / I2C1.DAT / SPIM0.IO1 / SPIS.MISO / UCTS0 / UTXD1 / PWM3 / PDM.DAT / WLAN.RX / I2S.MISO / LCD.RD
PA4 / I2C0.CLK / SPIM0.IO2 / SPIS.CLK / URXD0 / USBDP / PWM4 / PDM.CLK / CLK.OUT / I2S.BCLK / LCD.TE
PA5 / I2C0.DAT / SPIM0.IO3 / SPIS.CSN / UTXD0 / USBDM / PWM5 / PDM.DAT / ANT.TX / SIRIN / I2S.FRM / LCD.TE
PA6 / I2C1.CLK / SPIM0.CLK / SPIS.MOSI / URTS0 / URXD1 / PWM6 / PDM.CLK / ANT.RX / SIROUT / I2S.MOSI / LCD.CS
PA7 / I2C1.DAT / SPIM0.CSN / SPIS.MISO / UCTS0 / UTXD1 / PWM7 / PDM.DAT / CLK.OUT / RS485.EN / I2S.MISO / LCD.DC

PB0 / I2C0.CLK / SPIM0.CLK / SPIS.CLK / URXD0 / USBDP / PWM0 / PDM.CLK / BLE.TX / SIRIN / BURN.SPICKL / LCD.D0
PB1 / I2C0.DAT / SPIM0.CSN / SPIS.CSN / UTXD0 / USBDM / PWM1 / PDM.DAT / BLE.RX / SIROUT / BURN.SPICKL / LCD.D1
PB2 / I2C1.CLK / SPIM0.IO0 / SPIS.MOSI / URTS0 / URXD1 / PWM2 / PDM.CLK / WLAN.TX / RS485.EN / BURN.SPIMOSI / LCD.D2
PB3 / I2C1.DAT / SPIM0.IO1 / SPIS.MISO / UCTS0 / UTXD1 / PWM3 / PDM.DAT / WLAN.RX / LCD.CSX / BURN.SPIMISO / LCD.D3
PB4 / I2C0.CLK / SPIM0.IO2 / SPIS.CLK / URXD0 / USBDP / PWM4 / PDM.CLK / CLK.OUT / LCD.DCX / I2S.BCLK / LCD.D4
PB5 / I2C0.DAT / SPIM0.IO3 / SPIS.CSN / UTXD0 / USBDM / PWM5 / PDM.DAT / ANT.TX / SIRIN / I2S.FRM / LCD.D5
PB6 / I2C1.CLK / SPIM0.CLK / SPIS.MOSI / URTS0 / URXD1 / PWM6 / PDM.CLK / ANT.RX / SIROUT / I2S.MOSI / LCD.D6
PB7 / I2C1.DAT / SPIM0.CSN / SPIS.MISO / UCTS0 / UTXD1 / PWM7 / PDM.DAT / CLK.OUT / RS485.EN / I2S.MISO / LCD.D7

PC0 / I2C0.CLK / SPIM1.CLK / SPIS.CLK / URXD0 / LCD.CSX / PWM0 / PDM.CLK / SWV / SIRIN / I2S.BCLK / PSRAM.IO3 / LCD.D8
PC1 / I2C0.DAT / SPIM1.CSN / SPIS.CSN / UTXD0 / LCD.DCX / PWM1 / PDM.DAT / SWV / SIROUT / I2S.FRM / PSRAM.CLK / LCD.D9
PC2 / I2C1.CLK / SPIM1.IO0 / SPIS.MOSI / URTS0 / URXD1 / PWM2 / PDM.CLK / SWV / RS485.EN / I2S.MOSI / PSRAM.CSN / LCD.D10
PC3 / I2C1.DAT / SPIM1.IO1 / SPIS.MISO / UCTS0 / UTXD1 / PWM3 / PDM.DAT / SWV / LCD.TE / I2S.MISO / PSRAM.IO1 / LCD.D11
PC4 / I2C0.CLK / SPIM1.IO2 / SPIS.CLK / URXD0 / LCD.WRX / PWM4 / PDM.CLK / ANT.RX / LCD.TE / I2S.BCLK / PSRAM.IO2 / LCD.D12
PC5 / I2C0.DAT / SPIM1.IO3 / SPIS.CSN / UTXD0 / LCD.RDX / PWM5 / PDM.DAT / SWV / SIRIN / I2S.FRM / PSRAM.IO0 / LCD.D13
PC6 / I2C1.CLK / SPIM1.CLK / SPIS.MOSI / URTS0 / URXD1 / PWM6 / PDM.CLK / SWTCK / SIROUT / I2S.MOSI / LCD.D14
PC7 / I2C1.DAT / SPIM1.CSN / SPIS.MISO / UCTS0 / UTXD1 / PWM7 / PDM.DAT / SWDIO / RS485.EN / I2S.MISO / LCD.D15

PD0 / I2C0.CLK / SPIM1.CLK / SPIS.CLK / URXD0 / PWM0 / PDM.CLK / SARADC7 / SIRIN / I2S.BCLK / LCD.WR
PD1 / I2C0.DAT / SPIM1.CSN / SPIS.CSN / UTXD0 / PWM1 / PDM.DAT / SARADC6 / SIROUT / I2S.FRM / LCD.RD
PD2 / I2C1.CLK / SPIM1.IO0 / SPIS.MOSI / URTS0 / URXD1 / PWM2 / PDM.CLK / SARADC5 / RS485.EN / I2S.MOSI / LCD.TE
PD3 / I2C1.DAT / SPIM1.IO1 / SPIS.MISO / UCTS0 / UTXD1 / PWM3 / PDM.DAT / SARADC4 / I2S.MISO / LCD.TE
PD4 / I2C0.CLK / SPIM1.IO2 / SPIS.CLK / URXD0 / PWM4 / PDM.CLK / SARADC3 / I2S.BCLK / LCD.CS
PD5 / I2C0.DAT / SPIM1.IO3 / SPIS.CSN / UTXD0 / PWM5 / PDM.DAT / SARADC2 / SIRIN / I2S.FRM / LCD.DC
PD6 / I2C1.CLK / SPIM1.CLK / SPIS.MOSI / URTS0 / URXD1 / PWM6 / PDM.CLK / SARADC1 / SIROUT / I2S.MOSI / LCD.WR
PD7 / I2C1.DAT / SPIM1.CSN / SPIS.MISO / UCTS0 / UTXD1 / PWM7 / PDM.DAT / SARADC0 / RS485.EN / I2S.MISO / LCD.RD

PE0 / I2C0.CLK / SPIM1.IO0 / SPIS.CLK / URXD0 / URXD1 / PWM0 / PDM.CLK / BLE.TX / SIRIN / USBDP / LCD.TE
PE1 / I2C0.DAT / SPIM1.IO1 / SPIS.CSN / UTXD0 / UTXD1 / PWM1 / PDM.DAT / BLE.RX / SIROUT / USBDM / LCD.TE

Reset RSTN

Reserved NC

USB USBDM / UTXD0 / UTXD1

USBDP / URXD0 / URXD1

3 RESET

9

47 USB_DM

48 USB_DP

20 PA0

19 PA1

18 PA2

17 PA3

16 PA4

15 PA5

14 PA6

13 PA7

28 PB0

27 PB1

26 PB2

25 PB3

24 PB4

23 PB5

22 PB6

21 PB7

36 PC0

35 PC1

34 PC2

33 PC3

32 PC4

31 PC5

30 PC6

29 PC7

46 PD0

45 PD1

44 PD2

43 PD3

42 PD4

41 PD5

40 PD6

39 PD7

38 PE0

37 PE1

JK1

1 VBUS

2 D-

3 D+

4 ID

5 GND

USB

UART

PA0 TP1 URXD

PA1 TP2 UTXD

SWD

PC6 TP3 SWCLK

PC7 TP4 SWDIO

Power

VCC TP5 VCC

TP6 GND

Reset

RESET TP7 RST

元件选型:

- (1) 天线匹配电路中的电感选用高Q值、低内阻的高频电感，电容选用NP0/COG稳定性好的I类电容。
- (2) 建议选用频率公差正负10PPM、CL≤9pF的晶振，预留晶振负载电容位置，通过频偏测试来确定电容值。
- (3) RF走线按50Ω微带线设计，到天线间的距离尽量短，布成圆弧或135°拐角，避免直角走线。天线参考GND与芯片底部GND以敷地铜的方式连接，不可被其它走线分割。RF走线周围密集GND过孔屏蔽隔离。
- (4) L2摆放时靠近芯片的BSW脚放置，L2相邻层敷地铜。C7靠近L2，BFB走线需经过C7，走线尽量短和宽。C7负极至少放置两个GND过孔，与芯片底部GND以敷地铜的方式连接，不可被其它走线分割。
- (5) 电感L2与晶振Y1摆放时不可靠得太近，尽量隔开距离，否则影响射频性能。晶振周围放置密集GND过孔屏蔽隔离。
- (6) 电路中所有稳压滤波电容必须靠近芯片相关引脚放置。
- (7) 如果产品需要通过类似IEC认证，防静电要求>2KV时，建议在相关引脚和接口处预留ESD防护器件。

电路设计及布局:

- (1) 左边上半部分为FR8008A最小系统。非低功耗应用中，由芯片内部LDO降压，可以省去电感L2、改小C7（取值不可小于2.2uF）。
- (2) 天线区域净空处理，远离金属和电池，远离高频噪声源。预留π型匹配电路，用于天线阻抗调试。
- (3) RF走线按50Ω微带线设计，到天线间的距离尽量短，布成圆弧或135°拐角，避免直角走线。天线参考GND与芯片底部GND以敷地铜的方式连接，不可被其它走线分割。RF走线周围密集GND过孔屏蔽隔离。
- (4) L2摆放时靠近芯片的BSW脚放置，L2相邻层敷地铜。C7靠近L2，BFB走线需经过C7，走线尽量短和宽。C7负极至少放置两个GND过孔，与芯片底部GND以敷地铜的方式连接，不可被其它走线分割。
- (5) 电感L2与晶振Y1摆放时不可靠得太近，尽量隔开距离，否则影响射频性能。晶振周围放置密集GND过孔屏蔽隔离。
- (6) 电路中所有稳压滤波电容必须靠近芯片相关引脚放置。
- (7) 如果产品需要通过类似IEC认证，防静电要求>2KV时，建议在相关引脚和接口处预留ESD防护器件。

管脚说明:

- (1) FR8008A支持UART、I2C、SSP、PWM、ADC、I2S、PDM等功能。
- (2) PA0、PA1默认为UART口，PC6、PC7默认为J-Link口。PA0、PA1在PCB上务必预留测试点，PC6、PC7有空间的话也预留测试点。
- (3) Port D口支持SAR ADC，其中PD6、PD7管脚上电默认输出高电平。
- (4) 所有的GPIO口支持输出、输入（内部上拉50K）、floating状态。
- (5) I/O口输出高电平时的驱动电流最大8mA。
- (6) RSTN脚低电平复位。
- (7) LDO_OUT脚最大输出电流80mA@3.3V。
- (8) 上电瞬间（用户程序运行前）I/O口不定态，在PWM控灯等应用中，需在I/O口对地增加2KΩ内的下拉电阻。
- (9) PD5没有独立的输入输出控制，PD5的输入输出由PD4决定，即PD4、PD5只能同时输入输出。

FREQCHIP 富芮坤

File: FR8008A Reference Design
Version: V1.1 Size: A4 Sheet: 2/3
Drawn By: Date: 2023/9/23

1		2		3		4		
A								A
B	Date	Revision	Description					
	2020/12/22	V0.1	Initial Version					
	2020/12/23	V0.2	Pin47改成USB_DM，Pin48改成USB_DP					
	2021/1/15	V0.3	PA0上增加10K上拉电阻R4					
	2021/5/18	V0.4	VBAT端增加1R串联电阻R5					
	2021/5/28	V0.5	增加设计说明					
	2023/4/25	V1.0	Pin9改成NC Pin6改成VCC（芯片系统供电）					
	2023/9/23	V1.1	(1) 修改PDx引脚定义 (2) 增加管脚说明					
C								
D								D
1		2		3		4		

FREQCHIP

富芮坤

File: Change Note

Version: V1.1

Drawn By:

Size: A4

Sheet: 3/3

Date: 2023/9/23