

FREQCHIP 富芮坤

File: FR8008G Pinout		
Version: V1.1	Size: A4	Sheet: 1/3
Drawn By:	Date: 2023/9/23	



元件选型：
（1）天线匹配电路中的电感选用高Q值、低内阻的高频电感，电容选用NPO/COG稳定性好的I类电容。
（2）建议选用频率公差正负10PPM、CL≤9pF的晶振，预留晶振负载电容位置，通过频偏测试来确定电容值。
（3）L2选用绕线电感或功率叠层电感，额定电流大于50mA，内阻小于1ohm，自谐振频率大于10M。
（4）VCC脚的电容耐压值不小于10V。

电路设计及布局：
（1）左侧上面部分为FR8008G最小系统。非低功耗应用中，由芯片内部LDO降压，可以省去电感L2、改小C7（取值不可小于2.2uF）。
（2）天线区域净空处理，远离金属和电池，远离高频噪声源。预留π型匹配电路，用于天线阻抗调试。
（3）RF走线按50Ω微带线设计，到天线间的距离尽量短，布成圆弧或135°拐角，避免直角走线。天线参考GND与芯片底部GND以敷地铜的方式连接，不可被其它走线分割。RF走线周围密集GND过孔屏蔽隔离。
（4）L2摆放时靠近芯片的BSW脚放置，L2相邻层敷地铜。C7靠近L2，BFB走线需经过C7，走线尽量短和宽。C7负极至少放置两个GND过孔，与芯片底部GND以敷地铜的方式连接，不可被其它走线分割。
（5）电感L2与晶振Y1摆放时不可靠得太近，尽量隔开距离，否则影响射频性能。晶振周围放置密集GND过孔屏蔽隔离。
（6）电路中所有稳压滤波电容务必靠近芯片相关引脚放置。
（7）如果产品需要通过类似IEC认证，防静电要求>2KV时，建议在相关引脚和接口处预留ESD防护器件。

管脚说明：
（1）FR8008G支持UART、I2C、SSP、PWM、ADC、I2S、PDM等功能。
（2）PA0、PA1默认为UART口，PC6、PC7默认为J-Link口。PA0、PA1在PCB上务必预留测试点，PC6、PC7有空间的话也预留测试点。
（3）Port D口支持SAR ADC，其中PD6、PD7管脚上电默认输出高电平。
（4）所有的GPIO口支持输出、输入（内部上拉50K）、floating状态。
（5）IO口输出高电平时的驱动电流最大8mA。
（6）RSTN脚低电平复位。
（7）VDDIO脚最大输出电流80mA@3.3V
（8）上电瞬间（用户程序运行前）IO口不定态，在PWM控灯等应用中，需在IO口对地增加2KΩ内的下拉电阻。
（9）PD5没有独立的输入输出控制，PD5的输入输出由PD4决定，即PD4、PD5只能同时输入输出。

FREQCHIP 富芮坤

File: FR8008G Reference Design		
Version: V1.1	Size: A4	Sheet: 2/3
Drawn By:	Date: 2023/9/23	

Date	Revision	Description
2023/2/24	V0.1	Initial Version
2023/5/8	V1.0	Pin7改成NC Pin4改成VCC（芯片系统供电）
2023/9/23	V1.1	（1）修改PDx引脚定义 （2）增加管脚说明

FREQCHIP 富芮坤

File: Change Note		
Version: V1.1	Size: A4	Sheet: 3/3
Drawn By:	Date: 2023/9/23	