FPGA 竞赛技术报告

基于 FPGA ORB 加速的双模式视觉建图与定位系统

参赛队伍　　colaude

团队成员　　王纪新，李子阳，孙诗宁

2026 年 10 月

摘要

视觉建图与定位需要持续提取多尺度图像特征，并完成匹配、几何估计和地图维护。ORB 特征前端具有像素访问量大、局部运算重复和数据流规则等特点，适合通过 FPGA 并行流水降低处理开销。针对嵌入式处理器同时承担图像输入、特征计算与 SLAM 后端时的资源竞争，本作品设计了基于 Zynq XC7Z015 的 ORB 硬件前端，并形成联合建图与本地定位两种工作模式。

在联合建图模式中，Zynq 完成相机输入与硬件特征提取，将图像及真实 PL 特征交给 RK3588 上的 ORB-SLAM3，完成跟踪、关键帧管理和地图优化；地图导出并安装至 SD 后，Zynq 在本地继续执行硬件 ORB，并由 Cortex-A9 处理系统完成固定地图匹配和 PnP 位姿求解，通过 HDMI 显示图像、地图与轨迹。两种模式复用同一套 FPGA 特征前端。

硬件面向 960×720 灰度图像、八层金字塔与每帧最多 1000 个特征，采用 150 MHz、4 像素每拍的图像流水，以及独立的方向与旋转 BRIEF 描述子核。共享读取、局部窗口、双阈值选点、接收过程方向矩累积和跨层重叠调度共同减少重复搬运与串行等待。数值实现冻结坐标、舍入、角度量化和描述子位序，以独立黄金模型、随机 AXI 测试及完整顶层布局布线验证其一致性。

在 ACZ7015 实体板的 4PPC ／ 150 MHz 固定图测试中，普通 280 点图与 942 点压力图分别连续运行 1000 帧，板内程序循环平均为 5.04074 ms 和 5.70709 ms，对应 198.38 FPS 与 175.22 FPS。物理 FPGA 与 RK3588 的同一 300 帧录像对照中，异步流水处理吞吐由 14.60 FPS 提高至 40.00 FPS。Zynq 本地 SD 视频输入定位处理 2273 帧，其中 2048 帧位姿有效，有效率为 90.10%，全部帧经过实际 PL，CPU ORB 调用数为零。上述结果分别评价硬件计算、异构链路和本地定位，保持各自实验条件与计时范围。

关键词：FPGA；ORB；4PPC；软硬件协同；ORB-SLAM3；固定地图定位

目录

第一部分 作品概述 **1**
1.1 设计目的与应用需求 1
1.2 功能特点与主要指标 2

第二部分 系统组成及功能说明 **3**
2.1 硬件平台与实物组成 3
2.2 双模式数据链与软件边界 4
2.3 ORB 算法配置与八层金字塔 5
2.4 图像核的共享读取与 4PPC 流水 6
2.5 FAST 评分、非极大值抑制与双阈值选点 7
2.6 Gaussian 平滑与定点缩放 8
2.7 方向矩融合与旋转 BRIEF 描述子 9
2.8 共享 DDR 与双核跨层调度 10
2.9 外部特征接入与 RK3588 联合建图 11
2.10 地图交接与 Zynq 固定地图定位 12
2.11 界面、稠密环境与运行状态展示 13

第三部分 完成情况及性能参数 **14**
3.1 验证方法与实验分层 14
3.2 CPU 与 FPGA 协同方案的性能对比 15
3.3 不同 PPC 与频率的上板性能 16
3.4 完整顶层资源与时序 17
3.5 PS 开销与本地处理阶段 19
3.6 SD 视频输入固定地图定位结果 20

第四部分 总结 **21**

第五部分 参考文献 **22**

第一部分　作品概述

1.1　设计目的与应用需求

本作品面向室内移动设备的视觉环境感知，研究如何利用 FPGA 加速 ORB 特征计算，并将同一硬件前端用于建图和已有地图上的定位。系统关注的是从图像到可用位姿的完整数据链：图像必须经过实际硬件提取特征，地图能够保存与交接，定位结果能够被实时观察和追溯。室内巡检、机器人导航和便携式空间记录均可采用这种分阶段工作方式。

ORB 通过多尺度角点检测、方向估计和二进制描述子构造获得适于匹配的局部特征 [1]。在 CPU 上，这些步骤随每个输入帧重复执行；金字塔、平滑、邻域访问与分支筛选还会增加存储访问压力。本项目在 RK3588S 的固定频率基线中测得，原生特征槽位中位数为 22.98 ms，正常跟踪调用中位数为 33.53 ms，逐帧特征耗时占比的中位数为 69.49%。这一结果说明，前端卸载具有明确的优化价值。




图 1-1　系统组成与 PS/PL 协同数据流。

系统采用两个处理层级：PL 执行规则、局部、可流水的图像运算；处理器执行依赖地图状态和几何约束的计算。联合建图将较重的地图优化交给 RK3588，本地定位则使用已建立地图减少在线任务规模。图1-1展示了两种模式共同依赖的 Zynq 视觉子系统。

1.2 功能特点与主要指标

作品的第一项功能是 FPGA 与 RK3588 联合建图。相机固定接入 Zynq，PL 产生多尺度 ORB 特征，RK3588 使用外部特征进入 ORB-SLAM3 的跟踪与建图流程 [4]。第二项功能是 Zynq 固定地图定位：地图交接后，相机输入、硬件特征、稀疏匹配、几何估计和 HDMI 显示均在 Zynq 端完成。两种模式使用一致的特征语义、标定关联与地图坐标系。

表 1-1 系统规格及代表性结果

项目	规格或结果
FPGA 器件	ACZ7015，XC7Z015CLG485-2
ORB 工作配置	960×720，8 层，尺度因子 1.2，每帧最多 1000 点
计算组织	150 MHz；图像核 4PPC；独立方向与 BRIEF 核
特征数据	BRIEF-256，描述子 32 B，完整记录 64 B
上板普通帧	280 点，1000 帧循环平均 5.04074 ms，198.38 FPS
上板压力帧	942 点，1000 帧循环平均 5.70709 ms，175.22 FPS
联合建图流水对照	同 300 帧物理链路：14.60 $\rightarrow$ 40.00 FPS
SD 本地定位	2273 帧，2048 有效，90.10% 有效率
显示接口	HDMI_2，1280×720、60 Hz 扫描

主要设计特点体现在三个方面。首先，以共享层图读取连接 FAST/NMS、Gaussian 和 Resize 三条流水，结合四像素并行与片上窗口复用提高输入像素利用率。其次，将原图块接收与方向矩累积融合，并以独立描述子核和跨层调度重叠图像处理与特征处理。再次，通过统一记录格式、缓冲所有权和地图版本校验，将硬件特征真正接入建图与定位流程。

表1-1的前端指标来自实体板常驻 DDR 固定图循环，排除外部采集与传输；联合建图采用物理链路录像测试，本地定位采用 SD 视频输入。三者分别评价前端、链路与应用。单目地图使用相对尺度；系统中的稠密环境显示作为辅助功能，不参与稀疏地图的匹配与位姿求解。

第二部分　系统组成及功能说明

2.1　硬件平台与实物组成

系统由 USB 相机、ACZ7015 开发板、RK3588 计算板、SD 存储、供电与显示设备组成。图2-1给出当前样机的两个视角。相机固定安装在设备前部，Zynq 与 RK3588 通过局域网交换图像、特征与地图，显示屏用于观察前端特征和定位结果。实物安装将传感器、计算与显示集中，便于保持采集方向和观察运行状态。




图 2-1　系统样机的侧视与正视。

Zynq-7000 将双核 Cortex-A9 处理系统与可编程逻辑集成在同一器件中，PS 与 PL 可通过 AXI 接口访问共享存储 [5]。本设计使用 PL 的图像核与描述子核加速 ORB，PS 管理 Linux 输入输出、缓冲区与控制寄存器。RK3588 承担联合建图阶段的 ORB-SLAM3，开发电脑承担配置、日志回收和上位机展示。

表 2-1　系统计算与接口分工

执行位置	主要职责
Zynq PL	多尺度图像处理、FAST/NMS、选点、IC 方向、BRIEF-256、HDMI 扫描
Zynq PS	图像准备、唯一硬件调度、特征封装、地图安装、本地匹配/PnP、UI
RK3588	外部 FPGA 特征接入、ORB-SLAM3 跟踪建图、最终地图导出
AMD IP	PS7、AXI 互联、时钟、复位与寄存器切片

相机路径采用 1280 × 720 MJPEG 输入，灰度解码后水平中心裁剪为 960 × 720；裁剪时同步调整主点。SD 视频输入路径提供已准备的 GRAY8 图像与原始整数时间戳。两种输入共享后续 PL 提取流程，标定与地图身份分别关联。

2.2 双模式数据链与软件边界

2.2.1 联合建图模式

第一阶段的任务是建立可供后续重复定位的地图。PS 完成输入准备后，将灰度帧放入 DDR，配置 PL 两核的地址、层号和特征预算。硬件返回的记录与源帧号、时间戳绑定，再经网络交给 RK3588。RK 侧适配外部特征，保留后续跟踪、几何验证、关键帧管理和地图优化流程。

$$\text{图像输入} \rightarrow \text{Zynq PL ORB} \rightarrow \text{RK3588 SLAM} \rightarrow \text{地图包}. \tag{2.1}$$

每帧图像与特征是同一次采集的配对数据。接收端检查帧号、时间戳、长度和 CRC，特征点与描述子按原始顺序绑定。RK 确认已经消费该帧后返回 ACK；结束建图时先停止新输入，再排空在途帧并等待最终优化和地图导出。这样可避免将尚在更新的地图或未处理的末尾帧当成最终结果。

2.2.2 已有地图上的本地定位模式

第二阶段使用安装到 SD 的稀疏地图。PS 载入地图点、关键帧观测、描述子及相机参数，持续从实际 PL 获取当前帧特征，执行投影匹配、几何求解和重定位。地图持久化保留世界坐标；定位结果直接用于 Zynq HDMI 展示。

$$\text{图像输入} \rightarrow \text{Zynq PL ORB} \rightarrow \text{PS 固定地图定位} \rightarrow \text{位姿与显示}. \tag{2.2}$$

两条路径共享硬件前端，但地图更新策略与后端计算不同。联合建图允许增加关键帧、优化结构；固定地图定位围绕已有地图求解当前相机位姿。当前设计中的 Hamming 匹配、PnP 和高层控制在处理器端执行，PL 的加速范围是完整 ORB 特征前端。

本地计算不依赖 RK 在线返回位姿。地图交接、相机标定和有效状态必须先得到确认；网络断开不触发自动选择其他地图，定位失败时对外保持无效标志。此类状态管理使两种模式之间的切换具备可检查的条件。

2.3 ORB 算法配置与八层金字塔

多尺度表示用于兼顾不同观察距离和图像尺度下的特征对应。工作图为 8 位灰度，第 0 层尺寸为 960×720，尺度因子为 6/5。尺寸根据冻结的定点尺度与最近偶数舍入产生，表2-2列出实际各层尺寸与正常档预算。八层像素数总和为 2,140,237，预算总和为 1000。

表 2-2 八层金字塔及特征预算

层号	图像尺寸	像素数	点数预算
L0	960×720	691200	217
L1	800×600	480000	181
L2	667×500	333500	151
L3	556×417	231852	126
L4	463×347	160661	105
L5	386×289	111554	87
L6	322×241	77602	73
L7	268×201	53868	60

层预算随尺度递减，使高分辨率层保留更多观测，同时保留粗尺度特征。预算由 PS 配置，图像核执行检测与选点；弱纹理层实际点数可少于预算。空格子不回填，因此点数上限是工作量约束，而非每帧保证输出的数量。

硬件部署采用正常与初始化均为 1000 点的固定运行配置。历史 RK3588 原生 CPU 基线使用正常 1000、初始化 5000 的设置；本报告在性能比较时分别说明。黄金算法规范保留更通用的预算与角色定义，实际硬件的资源与周期结论只对应其已验证配置。

图像层之间通过双线性缩放逐层生成。方向矩使用未模糊层图，BRIEF 采样使用对应的 Gaussian 平滑图。两种图像不能互相替代；提前对原图做整图去畸变，也会改变像素、坐标域和内参关系。当前流程保留输入灰度域，在处理器几何阶段使用与之对应的标定。

整帧处理还包含候选筛选、描述子 patch 读取、接口仲裁和完成同步。以输入像素数除以 $4f$ 只能描述像素扫描的局部下界；最终吞吐以两核共享 DDR、包含调度的整帧测试为准。设计使用 HLS 描述规则循环与数据流 [6]，以保留报告中的实际 II、缓存结构和布局布线结果评价实现。

2.4 图像核的共享读取与 4PPC 流水

PL 将 ORB 划分为图像核和描述子核。图像核在每一层完成 FAST/NMS、网格选点、Gaussian 平滑和下一层缩放；描述子核在已选角点位置计算方向与 BRIEF。两核均使用 AXI4-MM 主接口访问 DDR，并通过 AXI-Lite 接受 PS 控制，结构如图2-2所示。




图 2-2 图像核与描述子核的数据通路。

4PPC 表示规则像素通路每拍组织四个像素。DDR 读取器将像素分发给三条支路，各支路通过行缓存和滑动窗口复用邻域。FAST 的四条 lane 并行计算相邻中心，Gaussian 利用可分离滤波，Resize 根据固定缩放关系更新输出。短距离中间结果保留在流、FIFO 或片上窗口中。

2.5 FAST 评分、非极大值抑制与双阈值选点

FAST-9 在半径 3 的 16 点圆环上检测连续 9 个像素是否相对中心同亮或同暗 [2]。设圆环差值 $d_i = I_i - I_c$，统一响应可写为

$$M = \max\left(0, \max_{s} \min_{0\le j<9} d_{(s+j) \bmod 16}, \max_{s} \min_{0\le j<9} \left(-d_{(s+j) \bmod 16}\right)\right), \quad R = \max(0, M-1). \tag{2.3}$$

实现将较长归约分为寄存器隔开的阶段，控制比较与最小值树的深度。随后执行严格 3×3 NMS：中心响应必须大于全部八邻居，同分邻居均受抑制。候选生成遵循冻结的扫描单元、边界和光栅顺序。




图 2-3 ORB 角点检测、方向估计与旋转 BRIEF 计算。

选点采用每格一个最强候选，双阈值为 20/7：最终格子中存在高阈值候选时，选择其中最强点；否则使用低阈值最强点。同分按 y、x 确定顺序，空格不回填，超过层预算时按固定规则截取。分 bank 的 BRAM 锦标赛结构承担候选更新和选择，使空间分布、输出数量与描述子工作量同时受到控制。

硬件优化保留输出语义。对 BRAM 反馈路径增加读取寄存器时，须保持地址依赖与循环间隔真实成立；对每行窗口执行并行初始化时，须覆盖帧边界、无候选和复位情况。几何评分正确与接口握手正确分别验证。

2.6 Gaussian 平滑与定点缩放

BRIEF 的像素比较容易受到噪声影响，因此描述子输入使用 7×7 Gaussian 平滑图 [3]。本设计使用对称一维整数核

$$\begin{aligned} \boldsymbol{k} &= \frac{1}{256}[18, 34, 48, 56, 48, 34, 18], \\ G(x, y) &= \left\lfloor \frac{\sum_{i=-3}^{3} \sum_{j=-3}^{3} k'_i k'_j I(x+i, y+j) + 32768}{65536} \right\rfloor . \end{aligned} \tag{2.4}$$

其中 k'_i 表示未除以 256 的整数系数。滤波分为水平、垂直两级，水平中间和保留足够位宽，最后一次舍入。边界使用冻结的反射规则，保证不同层尺寸和奇数宽度具有确定行为。该路径只供描述子使用，FAST 和 IC 方向仍读取原图。

Resize 采用像素中心映射。对于目标位置 x、源宽 W_s 和目标宽 W_d，对应连续源位置为

$$u = \frac{(2x+1)W_s - W_d}{2W_d}, \qquad i = \lfloor u \rfloor, \qquad \alpha = \mathrm{roundEven}\big((u-i)\,2048\big). \tag{2.5}$$

纵向同理。硬件按照冻结的整数运算顺序组合权重、移位和舍入，而不在运行期计算浮点比例。边缘位置按规范处理，不能仅因采用“双线性插值”就推断与另一种库实现逐像素一致。

两类标准算子均以自定义 HLS 实现，选择依据是固定尺寸、固定系数、片上窗口复用与实际器件预算。成熟视觉库适合作为候选或独立对照；最终保留结构需要比较功能、周期、资源和路由时序。图像核内部的分发与回写将不同支路速率连接起来，FIFO 容量和背压保证支路暂停时像素不丢失、不重复。

数值验证覆盖高斯边界、宽度余数、缩放坐标和尾字节。每层图像、角点表和描述子都与独立模型核对，避免前一级一个像素的差异在后续阈值、选点或位比较中被放大。

2.7 方向矩融合与旋转 BRIEF 描述子

方向由原图中的强度质心确定。选定特征位置 (x, y)，在半径 15、31×31 包围框内的冻结圆形支持区 Ω 上计算

$$m_{10} = \sum_{(u,v)\in\Omega} uI(x+u, y+v), \qquad m_{01} = \sum_{(u,v)\in\Omega} vI(x+u, y+v). \tag{2.6}$$

该支持区含 749 个像素。传统组织先将原图 patch 写入局部存储，再遍历求矩；本设计在 AXI 原图数据接收时屏蔽无关字节并累积矩，使接收与计算合并。字节顺序、坐标符号与边界掩码保持冻结定义。

CORDIC 使用整数向量迭代得到角度，再量化为 32 档，每档 11.25°。零向量和坐标轴采用显式规则。方向档既用于输出角度，也用于描述子旋转，以免输出元数据与实际采样方向不一致。

旋转 BRIEF 使用标准 256 组采样点对 [1, 3]。对方向档 k 查表获得 Q1.30 正余弦，将原采样偏移 $\boldsymbol{p}$ 旋转到 $\boldsymbol{p}'$，按最近偶数规则舍入到整数像素。第 i 位定义为

$$b_i = \begin{cases} 1, & G(\boldsymbol{p}'_i) < G(\boldsymbol{q}'_i), \\ 0, & \text{其他情况}, \end{cases} \qquad D[\lfloor i/8 \rfloor]_{i \bmod 8} = b_i. \tag{2.7}$$

平滑 patch 读取与方向通路独立发射请求，通过多个未完成读事务隐藏首读等待，局部缓冲供采样阶段使用。原图接收求矩的融合减少内部存储及遍历开销，其效果由完整整帧和路由结果评价。

表 2-3 特征输出与处理器侧转换

数据	作用与约束
层坐标、分数与层号	保留硬件选点结果；PS 按尺度恢复第 0 层坐标
方向矩与 A32 方向	对应同一个原图支持区与量化档
BRIEF 32 B	256 位标准采样顺序，与关键点绑定移动
完整记录 64 B	便于 DDR 连续写出、解码与逐字节校核
帧号与整数时间戳	在帧级封装中关联图像、特征与位姿

2.8 共享 DDR 与双核跨层调度

两核通过 AXI 主口共享 PS DDR。顺序中间数据在核内流水传递；层图、平滑图存于 DDR，供描述子的随机 patch 访问。PS7 DDR、AXI 互联与时钟复位采用成熟 AMD IP。




图 2-4 DDR 工作区布局与双核跨层读写关系。

角点槽 P_i 的基址为 0x20470FF8 + $i \times$ 0x4000，$i = 0, \ldots, 7$。摘要、图像核统计、描述子核统计区分别始于 0x20500FC0、0x20510FC0、0x20520FC0，层步长 128 B、有效载荷 64 B。显示槽跨度 2 MiB，RGB565 载荷 1843200 B。

R0、B0 分别始于 0x20100FF8、0x20310FF8，各槽步长 704 KiB；F 始于 0x20530FF8。图像核、描述子核 AXI-Lite 窗口分别为 0x43C00000、0x43C10000，各 64 KiB。

第 k 步写入 L_k 并读取 L_{k-1}，由三原图槽、两平滑槽轮转承载。两核 AXI 为 64 位数据、32 位地址，分别为 1 读 3 写、3 读 1 写。跨帧队列容量 2，10 个灰度租约共 6912000 B。MMIO 单一拥有者维护可见性，全部消费者归还后复用缓冲；特征偏移按点数累计。

2.9 外部特征接入与 RK3588 联合建图

ORB-SLAM3 使用局部特征建立帧间和地图间关联。将前端替换为 FPGA 输出时，需要保持关键点坐标域、尺度信息、方向与描述子序列一致，并向后续 Frame 提供正确元数据 [4]。本系统以原始灰度图和 PL payload 配对传输，处理器恢复第 0 层坐标并在几何阶段去畸变；相机参数与实际裁剪保持一致。

为了重叠输入搬运、硬件提取与后端计算，PS 服务采用接收、PL 调度、发送三个阶段。接收阶段准备下一帧，唯一 PL 线程处理当前帧，发送阶段返回上一帧；RK 侧用独立输入、发送和接收线程预取特征。容量有限的槽与队列限制在途工作，结束时逐级排空。

对相邻关键帧观测 $\boldsymbol{u}_{ij}$ 与地图点 $\boldsymbol{X}_j$，建图优化的一般形式为

$$\min_{\{T_i,\boldsymbol{X}_j\}} \sum_{(i,j)\in\mathcal{O}} \rho\Big(\|\boldsymbol{u}_{ij} - \pi(KT_i\boldsymbol{X}_j)\|^2_{\Sigma_{ij}^{-1}}\Big), \tag{2.8}$$

其中 T_i 为世界到相机变换，π 为投影模型，Σ_{ij} 反映观测尺度，ρ 为鲁棒核。此类依赖地图、观测关系和迭代求解的任务由 RK3588 处理，PL 集中于规则像素与定点运算。

网络预取提高吞吐的同时也增加排队时间。设三阶段耗时为 T_{in}、T_{orb}、T_{out}，稳定流水的服务间隔受最慢阶段约束，但单帧仍经历等待与全部必要处理。因此测试同时记录帧处理吞吐、请求到结果延迟和提交到 SLAM 取用延迟，以区分不同终点。

完整录像测试中，发送、接收和消费计数均为 2273，CPU ORB 调用数为零，全部输入按序处理。该链路验证了硬件特征真实参与建图。时间戳和记录一致性支持输入配对，优化后的轨迹允许受到并行建图调度影响；录像采用其对应的临时内参，精度评价仍需与独立真值和正式标定配套。

本地定位先根据已有位姿与时间间隔预测当前运动，再投影可见地图点，在局部窗口内进行 Hamming 匹配、比值检验和唯一对应筛选。匹配不足或几何失败时进入候选检索及 PnP/RANSAC 恢复。位姿估计使用稀疏观测，显示用稠密点不改变匹配集合。

设当前地图点为 $\boldsymbol{X}_j$，匹配观测为 $\boldsymbol{u}_j$，固定地图位姿优化为

$$\hat{T}_{cw} = \arg\min_{T} \sum_{j\in\mathcal{I}} \rho\big(\|\boldsymbol{u}_j - \pi(KT\boldsymbol{X}_j)\|^2\big). \tag{2.9}$$

日志写出相机到世界变换 $T_{wc} = T_{cw}^{-1}$，其平移为相机中心。无效帧输出无效标志与空位姿字段；轨迹绘图仅连接连续有效段。重定位和地图载入保留世界坐标关系，避免将失效期间的末次位姿误当成当前估计。

2.10 地图交接与 Zynq 固定地图定位

结束联合建图后，RK 导出地图点、描述子、关键帧及观测关系。地图包包含标定身份和完整性校验，Zynq 安装时先验证文件、执行本地格式回读，再发布当前版本。单独的 PLY 可用于显示，完整定位仍需要稀疏地图的关联信息。




图 2-5 固定地图定位的局部跟踪与重定位流程。

表2-4汇总独立 USB 实拍测试的 PS 分支记录，SD 视频输入结果见第3.6节。

表 2-4 USB 实拍测试的定位分支统计

分支	帧数	SLAM 线程 CPU 中位数/ms
初始化尝试	33	58.301
双视图初始化成功	1	85.517
局部跟踪成功	278	3.150
重定位成功	7	15.442
恢复失败	505	14.314
恢复节流跳过	976	0.613

2.11 界面、稠密环境与运行状态展示

系统提供 RK 上位机和 Zynq HDMI 两类观察界面。上位机展示输入、硬件特征及三维环境；本地界面将相机图像、特征、地图、相机轨迹和状态集中显示。图2-6保留当前样机与上位机的真实照片，便于对应两种运行形态。



图 2-6 联合建图与本地定位的运行界面。

HDMI 采用 PS 软件绘制、PL 连续扫描。PS 将 RGB565 内容写入显示缓冲，PL 在相应同步条件下切换缓冲并生成扫描时序；像素时钟为 74.25 MHz，TMDS 串行时钟为 371.25 MHz。1280 × 720 的 60 Hz 扫描刷新与定位计算吞吐分别记录，系统还统计显示欠载和 AXI 错误。

为增强环境可读性，RK3588 的 NPU 深度估计可将选定关键帧扩展为稠密环境点。深度结果通过稀疏几何支持拟合并融合，GPU 负责点线绘制。当前保留方案采用 MiDaS v2.1 Small；原有模型选择与数值比对记录独立保存。稠密环境仍是相对尺度的视觉表达，表面厚度、噪声和细节完整性受输入及深度估计影响。

稀疏地图与稠密数据通过地图、标定和文件校验绑定。在 SD 定位样例中，定位地图包含 2400 个稀疏点和 130 个关键帧，环境显示使用同次建图的 140244 个稠密点。状态 LOST 时保持位姿无效，地图可以继续显示；环境点数量不等同于可用于 PnP 的地图点数量。

第三部分　完成情况及性能参数

3.1　验证方法与实验分层

验证覆盖数值、接口、器件实现和应用运行。独立整数模型冻结像素、评分、坐标、方向档和描述子位序；HLS C/RTL 对拍检查事务，随机 AXI、复位与完成屏障测试检查协议；共享 DDR 整帧测试检查两核集成，完整 routed top 评价资源与时序。




图 3-1　硬件特征对拍与完整顶层实现检查流程。

软件自检覆盖结果

测试类别	组数	Native	ARM
输入与回放	3	通过	通过
特征记录与解码	2	通过	通过
几何与建图	5	通过	通过
重定位检索	2	通过	通过
流水与所有权	4	通过	通过
界面、轨迹与日志	3	通过	通过
合计	19	19 组通过	19 组通过

150 MHz 发布记录包含新前端 21 个 C/RTL 事务，以及按配对哈希保留的后端 38 个 C/RTL 事务和 6 个随机协议事务。共享 DDR 整帧测试核对像素、点数、顺序及完整记录。相同源文件与产物的证据复用建立在哈希配对上；生成 RTL 的行为、布局布线时序和物理运行结果分别保留。

独立物理黄金回归的 2273 帧特征记录逐字节一致。后续 SD 视频输入使用不同参数，核对帧号、整数时间戳和特征数量，未重复全部字节对拍。算法一致性仅指冻结定点模型，A32、格子选点和舍入与连续浮点 ORB 存在差异；各项性能按对应输入、配置与计时终点评价。

3.2 CPU 与 FPGA 协同方案的性能对比

表3-1将完整视觉定位与 ORB 提取放在同一张表中。CPU 为 RK3588S 原生 ORB-SLAM3；FPGA 方案由 4PPC ／ 150 MHz 前端提供特征，RK3588 继续完成定位后端。完整流程使用 Tracking 调用耗时，前端单独呈现实体板 ORB 性能。

表 3-1 CPU 与 FPGA 协同方案的耗时和处理率

处理环节	CPU 耗时/ms	CPU 换算 FPS	FPGA 方案耗时/ms	FPGA 实测 FPS
完整定位（Tracking）	33.528	29.83	**21.157**	**45.55**
ORB 特征提取	22.983	43.51	**5.041**	**198.38**

定位耗时均为正常角色 Tracking 调用的中位数，FPGA 前端耗时为普通 280 点图 1000 帧的板内循环均值。CPU 换算 FPS 为 $1000/T_{ms}$，表示该耗时对应的处理率；FPGA 的两项 FPS 分别来自完整链路与板内循环的实测计数。完整链路共 2273 帧、49.902 s，全部经过真实 PL，CPU ORB 调用数为零。

CPU B1 使用 MH_01_easy[7]，752×480、8 层、正常／初始化预算 1000 ／ 5000，A76 为 2.256 GHz、DMC 为 1.560 GHz，native 与文件特征 inject 各五次。FPGA 定位视频为 960×720、正常／初始化均为 1000；前端板测使用固定图。表中并列不同输入的实测记录，不将其比值作为同条件 CPU ／ FPGA 加速倍数。

FPGA 前端以 5.041 ms 板内循环实现 198.38 FPS，完整视觉定位链路达到 45.55 FPS。CPU B1 中 ORB 占逐帧 Tracking 耗时的中位数为 69.49%，说明前端卸载是主要性能改进方向。同一 B1 配置的文件特征注入实验使 Tracking 中位数由 33.528 ms 降至 9.873 ms，对应 3.40 倍处理率，验证卸载的收益空间；该注入实验使用预存 CPU 特征，实体 FPGA 结果以表中板测为准。

物理 FPGA ＋ RK3588 的配对测试使用同一 300 帧录像、同一程序和源文件，每帧特征数量与原始记录 CRC 相同，CPU ORB 调用数为零。异步流水提升吞吐，同时增加请求排队时间，表3-2同时呈现两种指标。

表 3-2 同输入物理链路调度对照

指标	同步请求	异步流水
处理吞吐 / FPS	14.60	40.00
请求至结果 P99 / ms	29.65	63.85
请求至结果最大 / ms	30.40	66.84
初始化后异常帧	0	0

同条件吞吐比为 2.74。完整 2273 帧异步录像运行处理 49.90 s，达到 45.55 FPS，初始化后的 2163 帧均正常跟踪；该结果使用取消回放限速的录制输入，不包含实时相机采集。

3.3 不同 PPC 与频率的上板性能

本节采用 ACZ7015 ／ XC7Z015CLG485-2 的已保存实体板记录，输入为 960×720、八层金字塔的固定普通图、压力图和空点图。4PPC 发布系列的 100、125、150 MHz 均先完成普通图 100 帧、压力图与空点图各 10 帧的独立 CPU 精确比对，再分别运行各输入 1000 帧 Production。核时钟依据配对 bit、时钟配置和读回记录确认。

处理时间自首个图像核启动计时，包含后续缓存维护、配置、等待和调度；程序循环还包含每帧启动前准备。4PPC 主表输入预先驻留 DDR，每帧不再复制输入。外部采集、传输和 JTAG 下载排除在外，循环吞吐按 $F = N \times 10^6 / T_{loop,\mu s}$ 重算。

表 3-3 不同 PPC 与频率的实体板程序循环性能

版本	MHz	输入	点数	帧数	处理/ms	循环/ms	循环 FPS
2PPC	100	普通	280	100	11.690	14.39856	69.45
4PPC	100	普通	280	1000	8.429	8.43998	118.48
4PPC	100	压力	942	1000	9.102	9.11360	109.73
4PPC	100	空点	0	1000	8.307	8.31854	120.21
4PPC	125	普通	280	1000	6.794	6.80543	146.94
4PPC	125	压力	942	1000	7.375	7.38612	135.39
4PPC	125	空点	0	1000	6.694	6.70537	149.13
4PPC	150	普通	280	1000	5.029	5.04074	198.38
4PPC	150	压力	942	1000	5.696	5.70709	175.22
4PPC	150	空点	0	1000	4.971	4.98248	200.70

2PPC ／ 100 MHz 为历史 100 帧基线，循环包含逐帧输入复制与准备；它与 4PPC 主表还存在实现及软件差异。其处理平均为 11.690 ms、循环为 14.39856 ms；不同输入合同的循环 FPS 只作版本记录，不用于归因于 PPC 的单因素加速比。

4PPC ／ 150 MHz 普通图处理均值为 5.029 ms，最小／最大为 5.027 ／ 5.033 ms；压力图为 5.696 ms，最小／最大为 5.681 ／ 5.712 ms。普通图循环达到 198.38 FPS，接近 200 FPS；200.70 FPS 对应零特征边界，不代表典型定位负载。125 MHz 发布系列普通图为 146.94 FPS，150 MHz 相对提高 35.01%，压力图提高 29.42%。两者采用相同输入和计时口径，但 150 MHz 同时包含结构优化，收益不全部归因于提频。

另一路 2018.3 实现的 100 ／ 125 MHz 普通图各运行 100 帧，循环分别为 120.44 ／ 158.29 FPS。其工具、实现和测试长度与主表发布系列不同，因此单独记录。各性能运行均关闭逐字节比较；数值精确性来自相应硬件、ELF 与输入已配对的 Verified 测试。

上述结果覆盖重复固定图的板端前端，不包含 SLAM、HDMI 绘制或实时采集。变化视频的 P99 与长期负载需另测。

3.4 完整顶层资源与时序

资源评价采用 XC7Z015 完整布局布线结果。ORB-only 与 ORB + HDMI 是不同集成范围，分别列于表3-4。当前带显示版本包含两 HLS 核、AXI 互联与切片、视频扫描、异步 FIFO、TMDS、时钟和复位，不能以单核 OOC 资源合计替代。

表 3-4 完整顶层资源、时序与模块分解

项目	ORB-only	ORB + HDMI	器件总量
LUT	34990	36777	46200
FF	37001	38422	92400
BRAM tile	70.5	73.5	95
DSP	44	44	160
Slice	11452	11523	11550
setup WNS / ns	+0.093	+0.015	—
hold WHS / ns	+0.036	+0.013	—

ORB + HDMI 模块	LUT	FF	BRAM tile	DSP
共享读取与 4PPC 分发	1206	1479	3	2
FAST-9 与 NMS	10151	6676	12	0
双阈值网格选点	3814	5533	10	0
Gaussian 水平与垂直滤波	3797	1978	7	0
双线性缩放	537	413	7.5	25
打包与 DDR 写回	3411	3485	7	2
AXI-Lite 控制	437	440	0	0
FIFO、ROM 与胶合逻辑	1953	1865	13.5	6
图像核合计	25306	21869	60	35
点加载与请求发射	737	1015	0	6
原图接收与方向矩	447	523	0	2
CORDIC 与 A32	671	506	0	1
平滑 patch 双缓冲	644	627	2	0
旋转 BRIEF-256	1602	2841	1.5	0
64 B 记录写出	595	1478	0	0
AXI 读写适配器	1563	2345	4	0
AXI-Lite 控制	522	408	0	0
FIFO、ROM 与胶合逻辑	1125	2186	4	0
描述子核合计	7906	11929	11.5	9
AXI 互联与寄存器切片	2940	3851	0	0
视频扫描与异步 FIFO	472	662	2	0
TMDS PHY	153	45	0	0
时钟、复位与 PS7	32	66	0	0

模块数值按层次报告记录，顶层总量以器件利用率报告为准。




图 3-2 完整顶层的资源分布与关键路径时序。

ORB + HDMI 顶层使用 79.60% LUT、41.58% FF、77.37% BRAM、27.50% DSP，Slice 为 99.77%。布线完成 66068 个可布线网络，内部 150 MHz 时钟域通过 setup/hold 检查。Slice 的接近饱和与较小时间裕量说明，后续扩展需要同时考虑物理打包、控制集和真实关键路径。

图中最差 10 条 setup 路径均位于 FAST 评分逻辑，逻辑深度为 8 级；橙线标示 6.667 ns 时钟周期，右侧单列标示各路径 setup 余量。模块 BRAM、DSP 与精确资源数量见表3-4。

内部时序结论之外，四个 TMDS 输出端口尚缺 PCB/接收端延迟模型。后续硬件修改需重新检查功能、完整路由、时序和跨时钟域。

3.5 PS 开销与本地处理阶段

系统性能同时受到图像准备和处理器计算影响。原图中的独立 USB 实拍测试包含 1800 帧, 其采集/解码线程 CPU 均值约 24.55 ms, 其中 JPEG 解码约 24.42 ms。图3-3用于分析真实相机输入的处理器负担；同一测试的位姿有效帧为 286，与后续 SD 定位使用的地图和负载不同。




图 3-3 USB 实拍测试的 PS 阶段耗时与定位分支 CPU 分布。

SD 视频输入直接提供录制灰度，按其日志分出输入/等待、ORB 调用和本地定位阶段。表3-5由全部 2273 行重算，分位数采用线性插值。ORB 调用包含 PS 调度、轮询与记录处理，阶段墙钟耗时还可包含等待和调度影响。

表 3-5 SD 视频输入的阶段墙钟耗时，单位 ms

阶段	均值	P50	P95
SD 输入 / 等待	28.612	28.606	32.198
ORB 调用	12.554	12.516	13.993
PS 本地定位	16.651	16.791	24.964

输入线程、硬件调用和显示可重叠；这些阶段分布帮助定位瓶颈，不能相加后宣称整机帧周期。PS 定位 P99 为 72.30 ms、最大 91.51 ms，说明平均处理能力之外仍有恢复或复杂几何引起的长尾，需要在后续同负载优化中继续观察。

3.6 SD 视频输入固定地图定位结果

本实验使用同一段 2273 帧录制灰度与其配套地图，在 Zynq 上重新执行实际 PL 提取及 PS 固定地图定位。全部源帧号、整数纳秒时间戳和特征数量对应黄金清单，CPU ORB 调用数为零。载入地图包含 2400 个稀疏点、130 个关键帧，140244 个稠密点只参与环境显示。




图 3-4 SD 视频输入的定位有效性、特征统计、阶段耗时与相对轨迹。

全部输入中 2048 帧位姿有效、225 帧无效，有效率为 90.10%。连续有效段分别为 1429、478 和 141 帧。无效位姿的平移和旋转字段为空；图中以有效性标志作色带，没有推断日志未保存的跟踪/重定位分类。特征数中位数为 882，匹配数为 124，内点数为 101。

视频时间戳覆盖 75.77775 s，显示计数观测窗口为 96.2259 s。在该窗口内提交 2273 个新内容帧，观测处理比值为 23.62 FPS；显示扫描约 60.00 Hz，欠载与 AXI 错误均为零。源录像时间轴、阶段计时、内容提交数量和扫描刷新各有不同含义。

该录像继续采用配套地图的临时内参，轨迹以单目相对单位表达。有效位姿比例评价此会话的可用性；其米制精度和跨场景鲁棒性需由正式标定、独立真值和新的受控实验检验。

第四部分　总结

本作品围绕 ORB 特征前端形成了从算法合同、硬件计算到系统应用的数据链。150 MHz、4PPC 图像核与方向/BRIEF 核完成八层特征提取，处理器负责地址与缓冲调度、几何估计和地图管理；同一硬件前端既服务 RK3588 联合建图，也服务 Zynq 已有地图定位。联合建图结束后，地图通过校验与版本发布转交本地，使建图和使用地图成为两个可检查的阶段。

硬件优化的主要价值来自数据复用和等待重叠。共享读取减少三类图像运算之间的重复输入，行缓存和局部窗口复用邻域，方向矩接收融合减少内部存储和遍历，跨层双核调度重叠不同任务。优化遵守坐标、分数、位序和定点舍入规则，并以独立黄金、事务仿真、随机协议、共享 DDR 与完整路由结果交叉验证。

性能结果体现不同层次的收益：4PPC ／ 150 MHz 实体板普通图 1000 帧循环达到 198.38 FPS，压力图为 175.22 FPS；物理 FPGA ＋ RK 同输入流水对照达到 2.74 倍吞吐比；SD 视频输入定位取得 90.10% 有效位姿率和约 23.62 FPS 的观测处理比值。已有结果说明 FPGA 前端具备较高计算吞吐，也说明系统收益还取决于搬运、排队、处理器后端和输入条件。

第五部分　参考文献

[1] Rublee E, Rabaud V, Konolige K, Bradski G. ORB: An efficient alternative to SIFT or SURF. ICCV, 2011: 2564–2571. DOI: 10.1109/ICCV.2011.6126544.

[2] Rosten E, Drummond T. Machine learning for high-speed corner detection. ECCV, 2006: 430–443. DOI: 10.1007/11744023_34.

[3] Calonder M, Lepetit V, Strecha C, Fua P. BRIEF: Binary robust independent elementary features. ECCV, 2010: 778–792. DOI: 10.1007/978-3-642-15561-1_56.

[4] Campos C, Elvira R, Gómez J J, Montiel J M M, Tardós J D. ORB-SLAM3: An accurate open-source library for visual, visual-inertial, and multimap SLAM. IEEE Transactions on Robotics, 2021, 37(6): 1874–1890. https://github.com/UZ-SLAMLab/ORB_SLAM3.

[5] AMD. Zynq-7000 SoC Technical Reference Manual, UG585. https://docs.amd.com/r/en-US/ug585-zynq-7000-SoC-TRM.

[6] AMD. Vitis High-Level Synthesis User Guide, UG1399, 2024.2. https://docs.amd.com/r/2024.2-English/ug1399-vitis-hls.

[7] Burri M, Nikolic J, Gohl P, et al. The EuRoC micro aerial vehicle datasets. International Journal of Robotics Research, 2016, 35(10): 1157–1163. https://projects.asl.ethz.ch/datasets/euroc-mav/.