דו"ח מעבדה דיגיטלית 1

יואב אשד 305384869

302252101 גלעד בינו

1. מימוש FLIP FLOP מסוג SR.

-רקע:

בתרגיל נתנה לנו טבלת האמת של $FLIP\ FLOP$ מסוג SR, ומימוש שלו באמצעות שערים לוגיים עליו התבססנו לטובת יצירת המעגל בquartus.

מסוג SR מסוג SR הוא אחד מהמעגלים הלוגים הבסיסיים ביותר. SR כזה מקבל ערך S הוא אחד מהמצא יהיה S וS, כאשר S בורו המוצא יהיה S ווא S כאשר S בורו המוצא יהיה S ווא יהיה S בורו המוצא יהיה "0".

FF מאפס את reset נקרא $SR o SET\ RESET$. זאת מאחר והקלט של האר ניאור הקלט את האר מוצא שיהיה בערך לוגי "1" או ערך לוגי "0" , תלוי במצב למצב המקורי שלו עם מוצא שיהיה בערך לוגי "1" או ערך לוגי set/reset.

ערך הFF ביציאה משתנה עבור עליית שעון, עבור "0" בשני הכניסות המצב לא ישתנה, עבור ערכים שונים בכניסות נקבל שינוי מצב של שתי כניסות "1" נקבל FF לא יציב ולכן המצב הזה אסור.





Figure 7.41 A clocked SR flip-flop.


:quartus תכנון המעגל-




functional סימולציית -

מהסימולציות שבוצעו ניתן לשים לב כי התנהגות הFF תלויה בשעון, והמוצא משתנה עבור עליית השעון , כלומר הדגימה מתרחשת בעליית השעון , ונקבעת לפי ערך הכניסה. לכן הרכיב הינו רכיב סינכרוני.

R = 0; S = 1; עבור כניסות



ניתן לראות כי בכל דגימת שעון , המוצא משתנה בהתאם לכניסות ומקיים את דרישות טבלת האמת, כאשר R=0,S=1 המוצא מראה 1, ועבור R=0,S=0 . עבור כניסות יביסות ידי וועבור R=0,S=0




ניתן לראות כי המערכת לא עובדת במצופה

<u>2. סלקטור 8 ל1 באמצעות סלקטור 2 ל1.</u>


-רקע: mux או muliplexer הינו רכיב עם קלטים מרובים ומוצא יחיד. לmuliplexer הקובעים אילו מכניסות המידע מחוברות למוצא וכן את כמות המידע שיכולה לעבור בפרק זמן מסוים. הקובעים אילו מכניסות המידע מחוברות למוצא וכן את כמות המידע שיכולה לעבור בפרק זמן מסוים. muxים יכולים לשמש ביישומים אנלוגיים או דיגיטליים , כאשר ביישומים אנלוגיים מורכבים משערים דיגיטליים.

1


א. מימוש mux2:1 באמצעות דיאגרמת בלוקים, כאשר השתמשנו בשרטוט שסופק בתרגיל.







mux2:1 ע"י בלוקים של mux8:1 ב. מימוש



י אותו אותו של 2:1 mux אותו של 2:mux בחרנו לחבר את הרנו של 2:mux אותו ייצרנו.


mux 8: סימולציית תקינות לו

ניתן לראות כי שלושת הביטים של כניסת ה select שולטים איזו כניסה מראה את היציאה. בדקנו את כל המקרים האפשריים עבור שלוש כניסות וניתן לראות שיש אות ביציאה רק כאשר יש אות באחת משמונה הכניסות וזה אכן תואם את טבלת האמת של $mux\ 8:1$ כנדרש.

א. מימוש בלוק של mux2:1 בקוד ורילוג


```
//mux 2:1
module m21(in1, in2, sel, out);
//inputs
                                                  RTL שרטוט
input wire inl;
input wire in2;
                                        sel
input wire sel;
//outputs
output out;
                                                              → out
                                        in2
//mux function
assign out = (sel)?in2:in1;
                                                     out
endmodule
```

התכנון התכנון בקוד בסעיף הקודם , באמצעות בלוקים של השנג2:1 שתוכנן בקוד בסעיף הקודם , התכנון mux8:1 נובע מאותו שיקול של הסעיף הקודם.



3. מימוש mux8: באמצעות מופעים של המודול מסעיף 2א' מובילים ל2 וה2 מובילים ל2 מופע מייצג mux 2:1 וכמו בסעיפים הקודמים, mux 4 שממנו מקבלים את אות היציאה.

.4 במימוש על ידי קוד. על מנת לממש בצורה הפשוטה ביותר בחרנו להשתמש בצורה של מקרים עבור כל צירוף על מנת לממש בצורה הפשוטה ביותר בחרנו להשתמש בצורה של מקרים עבור כל בירוף אוריים עבור כל בירוף על מנת לממש בצורה הפשוטה ביותר בחרנו להשתמש בצורה של מקרים עבור כל בירוף אוריים ביותר בחרנו להשתמש בצורה של מקרים עבור ביותר בחרנו להשתמש בצורה של מקרים עבור כל בירוף אוריים ביותר בחרנו להשתמש בצורה של מקרים עבור כל בירוף אוריים ביותר בחרנו להשתמש בצורה של מקרים עבור כל בירוף ביותר בחרנו להשתמש בצורה של מקרים עבור כל בירוף ביותר בחרנו להשתמש בצורה של מקרים עבור כל בירוף ביותר בחרנו להשתמש בצורה של מקרים עבור כל ביותר בחרנו להשתמש בצורה של מקרים עבור כל בירוף ביותר בחרנו להשתמש בצורה של מקרים עבור כל ביותר בחרנו להשתמש בצורה של מקרים עבור כל ביותר בחרנו להשתמש בצורה של מקרים עבור כל ביותר בחרנו להשתמש בצורה ביותר בחרנו להשתמש ביותר ביות



סימולציית פעולה:



select ניתן לראות כי התוצאה של הסימולציה דומה עד זהה, גם כאן שלושת הביטים של כניסת ה שולטים איזו כניסה מראה את היציאה, וגם כאן היציאה עולה רק כאשר מוכנס אות באחת הכניסות וכי זה מקיים את טבלת האמת של הmux, ולכן הmux, ולכן ה

-יתרונות לשימוש בשפת VHDL:

- מורכבות: כאשר יש לממש מעגל מורכב , אם מבחינת פונקציונאליות ואם מבחינת מספר הכניסות והיציאות של הרכיב, אז קל יותר לעשות זאת באמצעות כתיבת קוד verilog מאשר באמצעות שרטוט. כך מתקבל סיכוי נמוך יותר לחיבורים שגויים או יצירת סכמה מסורבלת ולא קריאה.
- גמישות: על מנת לממש מעגל בסכמת בלוקים, נרצה להיעזר ברכיבים קיימים(כפי שעשינו בתרגיל הנ"ל). בדיאגרמת בלוקים אנו מוגבלים לפונקציות הקיימות בספרייה הקיימת ואם נרצה להוסיף נצטרך להוסיף את החסר באמצעות קוד. על ידי שימוש בקוד איננו נתונים למגבלות הסביבה.

-יתרונות בשימוש בסכמת בלוקים:


- נוחות השימוש: מימוש מעגל באמצעות דיאגרמת בלוקים הוא אינטואיטיבי ומהיר יחסית עבור מעגלים פשוטים.
- מבט על המערכת יותר קל להבין דיאגרמת בלוקים מאשר להתחיל לעבור על קוד על מנת להבין כיצד המכונה עובדת.

3. מכונת מצבים


מימוש מכונת מצבים המזהה את הרצף 1010. המכונה ממומשת בקובץ יחיד (מצורף) , כאשר בתור קלט היא מקבלת אות כניסה , אות ריסט ואות שעון, ומוציאה אות מוצא שמשתנה מ0 ל1 רק כאשר הרצף 1010 נדגם.

את המצבים בחרנו לממש בצורה של מקרים (case) כאשר כל case מייצג מצב במכונת המצבים והם מתחלפים בהתאם לשינוי באות הכניסה.

תוצאות עבור אות הכניסה אותו התבקשנו להכניס:



. כמו כן ניסינו רצף מספרים נוסף על מנת לוודא את תקינות




ניתן לראות כי מכונת המצבים עוברת ממצב למצב כנדרש ולפי ההגדרות אשר ניתנו בתרגיל.

<u>4. מונה 99 שניות</u>

נרצה להציג את המימוש שלנו למונה 99 שניות בתדר של 27Mhz. המימוש כולל TOP LEVEL ועוד תת תוכנית המכילה קאונטר.

סכמת הבלוקים של המימוש שלנו:



נציין כי בבדיקות שלנו לא ספרנו 27 מיליון עליות שעון כי זהו מספר גדול מאוד. לכן בחרנו לספור 14 עליות שעון. מאחר והמימוש עבד עבור מספר עליות שעון זה, כפי שנראה בהמשך, נדע כי הוא יעבוד גם עבור 27 מיליון עליות שעון.

תיאור המימוש:

מטרתת תת התוכנית (COUNTER) הינה לספור שניות כך שהשעון הפנימי סופר 27 מיליון עליות שעון. כאשר השעון הגיע למספר זה הגדרנו אינדיקטור שיוחלף ל-1 לוגי ואז מתחיל לספור מחדש. ניתן לראות זאת בקוד המצורף:

```
module counter(clk, resetb, indicator);
2
        input wire clk;
3
        input wire resetb;
4
        output reg indicator;
5
        reg [24:0] count;
        //we decided to use the 27Mhz system clock which requiers 25 bits
 6
7
        always @(posedge clk or negedge resetb)
8
           begin
9
              if(~resetb)
10
                  else if (count == 25'b11001101111111110011000000)
11
12
              //if the theres 27M cycles, the indicator turns to
13
              //logic 1 and the count sums 1 each time. when it happens we know
14
              //that 1 second passed.
15
                  begin
16
                     indicator <= 1;
17
                     18
                  end
19
              else
20
   begin
                     21
22
                     indicator <= 0;
23
                  end
24
           end
25
    endmodule
26
```

כעת נסתכל על הקוד של ה- TOP LEVEL של התוכנית. שכאמור, היא מוגדרת לספור עד 99 ולאפס את המונה כאשר הוא מגיע למספר זה. בקוד שלנו הגדרנו אינדיקטור שמעלה את עצמו ב-1 עבור כל '1' לוגי שמתקבל מתת כאשר הוא מגיע למספר זה. בקוד שלנו הגדרנו אינדיקטור לספרת האחדאות ופרמטר למספר העשרות (digit0, digit1) התוכנית COUNTER. בנוסף הגדרנו פרמטרים אלה בסופו של דבר קובעים את ערכם של היציאות HEX.

```
module seconds timer(clk, resetb, hexl, hex2);
          input wire clk;
 3
          input wire resetb;
 4
          //the seconds keeper lets us know what digit we need to set
 5
          //at every moment the hex0 and hex1
 6
          reg [6:0] seconds indicator;
          //digit0 refers to the ones digits and digit1 refers to the tens digits
 8
          reg [3:0] digit0;
 9
          reg [3:0] digitl;
10
          output reg [6:0] hexl;
11
          output reg [6:0] hex2;
12
          //the indicator we defined in the counter module
13
          wire indicator;
14
          counter counter_inst(.clk(clk), .resetb(resetb), .indicator(indicator));
15
16
          //we get the value of the seconds indicator each second.
17
          always @(posedge clk or negedge resetb)
18
    begin
19
                  if (~resetb)
20
                      seconds indicator <= 7'b00000000;
21
                  else if (indicator)
22
    begin
23
                      seconds indicator <= seconds indicator + 7'b00000001;
24
25
                  //if the seconds indicator passes the value 99, we reset it to 0
                  else if (seconds_indicator > 7'b1100011)
26
27
    begin
28
                      seconds indicator <= 7'b00000000;
29
                  end
             always @(posedge clk or negedge resetb)
  33
       begin
  34
  35
                     //each second we define the digits that we will see on screen
  36
                     if (~resetb)
  37
       begin
  38
                         digit0 <= 4'b0000;
  39
                         digit1 <= 4'b0000;
  40
  41
                     else
  42
       begin
  43
                         digit0 <= seconds indicator%10;
  44
                         digit1 <= (seconds indicator-digit0)/10;
  45
  46
                     //we define hexl and hex2 compared with the values of the
                     //parameters digit0 and digit1
  47
  48
       case (digit0)
  49
                         4'b0000: hex1 <= 7'b1000000;
  50
                         4'b0001: hex1 <= 7'b1111001;
  51
                         4'b0010: hex1 <= 7'b0100100;
  52
                         4'b0011: hex1 <= 7'b0110000;
  53
                         4'b0100: hex1 <= 7'b0011001;
  54
                         4'b0101: hex1 <= 7'b0010010;
  55
                         4'b0110: hex1 <= 7'b00000010;
  56
                         4'b0111: hex1 <= 7'b11111000;
  57
                         4'b1000: hex1 <= 7'b00000000;
```

4'b1001: hex1 <= 7'b0010000;

endcase

58


59


```
60
                   case (digitl)
                        4'b0000: hex2 <= 7'b1000000;
61
62
                        4'b0001: hex2 <= 7'b1111001;
63
                        4'b0010: hex2 <= 7'b0100100;
64
                        4'b0011: hex2 <= 7'b0110000;
65
                        4'b0100: hex2 <= 7'b0011001;
66
                        4'b0101: hex2 <= 7'b0010010;
67
                        4'b0110: hex2 <= 7'b00000010;
68
                        4'b0111: hex2 <= 7'b11111000;
                        4'b1000: hex2 <= 7'b00000000;
69
70
                        4'b1001: hex2 <= 7'b0010000;
71
                    endcase
72
               end
73
       endmodule
74
75
```

כעת נעבור לסימולציות של התוכנית.

הגדרנו תחילה את RESETB להיות 0 בשביל להראות שאכן כלום לא משתנה. בשלב זה שתי הספרות של המונה הן 0, כלומר 40 עבור HEX.


לאחר מכן RESETB משתנה ל-1 וספרת האחדות HEX1 מתחילה לגדול עד שמגיעה ל-9 ואז RESETB מתחילה היא לגדול וכן הלאה. מתאפסת. כאשר היא מתאפסת ספרת העשרות HEX2 מתחילה היא לגדול וכן הלאה. בצילומים שנצרף נראה את התחלת המונה ואת רגע איפוס המונה כאשר הוא מגיע ל-99.





כפי שניתן לראות, המונה אכן מתאפס כאשר מגיע ל-99 וזאת כאשר שתי היציאות HEX שוות שתיהן ל-10 ואז מקבלות את הערך 40 שזה כאמור 0.

כעת נסתכל על בדיקת TIMING.



קיבלנו תוצאות עם מקטעי מספרים בין המעברים ביציאות. אנו מסיקים כי היו שינויים הקרובים מדי לעליית שעון או מנגד התרחשה קפיצה של אחד הרכיבים שגרמה לשינוי וזה עשוי לנבוע מכך שבדיקת ה- TIMING מסתכלת על דברים שלא בהכרח אידאליים.

נרצה למצוא גם את תדר המקסימלי של המונה. זאת עשינו בעזרת

Time Quest Timing Analyzer

ושם בחרנו שהתוכנה תחזיר לנו את התדבר המקסימלי. קיבלנו:

3 76.7 MHz 76.7 MHz clk

מהו ובמה תלוי התדר המקסימלי בו המונה שלכם יכול לעבוד?

הסקתינו היא שהתדבר המקסימלי נקבע על פי פעולת המערכת, כלומר מימוש הקוד והשערים הלוגים שמתקבלים מכך. לכן, בעקבות השימוש ב-CASE בקוד שלנו המעגל שלנו דורש המון השוואות שעלולות לצרוך חומרה רבה ובכך להוריד את התדבר המקסימלי של המונה.