

### הטכניון - מכון טכנולוגי לישראל

# מבנה מחשבים ספרתיים (234267)

מבחן מסכם מועד א' 31 ינואר 2016

מרצים: ליהוא רפופורט, עדי יועז. מרצים: פרנק סלה, איתי רביד.

 : שם
: מס. ת.ז.

- משך הבחינה: שלוש שעות.
  - מותר כל חומר עזר.
- יש לכתוב את התשובות בטופס הבחינה בלבד ובמקום המיועד לתשובה.
  - יש לכתוב בקיצור ככל האפשר, <u>אך יש לנמק כל תשובה</u>.
    - בדקו שבטופס שבידכם יש 14 עמודים כולל עמוד זה.
      - . המבחן כולל ארבע שאלות, יש לענות על כולן.

/ 22	שאלה 1
/ 20	שאלה 2
/ 28	שאלה 3
/ 20	שאלה 4
/ 10	5 שאלה
/100	ציון סופי

בהצלחה!

# שאלה 1 – זיכרון וירטואלי (22 נק')

נתון מעבד <u>דמוי</u> x86 העובד במוד של 64 ביט ומבנה הכתובת הבא:

6	36	35 28	27 20	19 12	11 0
	Sign Ext	PML3	PML2	PTE	offset

- .direct map בעל 4 כניסות, TLB בעל דקיים
- . במידה ויש TLB hit, התרגום מתקבל תוך מחזור שעון אחד. ⊙
- .PMH-מתגלה תוך מחזור שעון אחד, ובמקרה זה פונים ל TLB miss כ
- .PML3 של המעבד ישנם translation caches עבור כל אחת מרמות התרגום PML2 ו-PML3.
  - הגישה ל-PML2 ול-PML3 מתבצעת במקביל.
  - יש כניסה אחת. PML3 יש 4 כניסות fully associative וב-PML3 יש כניסה אחת.
  - . במידה ויש hit, הכניסה המתאימה (מ-PML2 או PML3) מתקבלת תוך 3 מחזורי שעון.
    - גם הוא 3 מחזורי שעון. ס miss ס הזמן לקביעת ס
- על-מנת להביא את הכניסה מהזיכרון, הוא מזריק load נאלץ להביא כניסה מהזיכרון, הוא מזריק Odd נאלץ להביא את הכניסה מהזיכרון. מזרישת מה-data cache.
  - . בעל גודל שורה של 64 בתים. 8 way set associative ,32KB הוא בגודל שורה של 64 בתים.
    - . במידה ויש cache hit, הנתון מתקבל תוך 6 מחזורי שעון. ⊙
    - הזמן לקביעת miss הוא 4 מחזורי שעון, ובמקרה זה יש לפנות לזיכרון.
  - . הניחו שלאחר ששורה מובאת ל-cache, היא לא נזרקת ממנו במהלך סידרת הפניות.
    - . גישה לזיכרון אורכת 100 מחזורי שעון.

? ITATISIAIIO	n caches-in in	פנוונ אל כל א	וצעוונן יש זינ	ו דכונודוו דאני	נאן) מהן הסיביות .
					TLB
					PML2 cache
	94 - <u> </u>				PML3 cache
מהו גודל כניסה	,גודל דף וירטואלי	זדפים שווה ל	ץ טבלאות ר.		(1 נק') בהנחה שגודי בטבלת הדפים ? הס

- ג. (10 נק') נתונה סידרת פניות לכתובות וירטואליות (בבסיס 16). עבור כל אחת מהפניות יש לפרט:
- שלא ניגשו אליו. miss או hit וה-TLB וה-translation caches, או שלא ניגשו אליו.
  - .miss-שהסתיימו ב-hit, ומספר הגישות ל-Data cache שהסתיימו ב-miss
    - זמן הגישה הכולל לקבלת התרגום.

הניחו כי בתחילת הסידרה כל ה-caches ריקים.

זמן גישה לקבלת התרגום	D\$ num misses	D\$ Num hits	PML3 hit/miss/ n.a.	PML2 hit/miss/ n.a.	TLB hit/ miss	כתובת
						FFFF FFF9 8765 4321
						FFFF FFF9 <u>0</u> 765 4321
						FFFF FFF9 <u>8</u> 765 <u>7</u> 321
						FFFF FFF9 87 <u>5</u> 5 7321
						FFFF FFF9 0765 4321

דל המינימלי (בבתים) שתופסות טבלאות	סידרת הפניות מהנ שות למיפוי סידרת	
<u> </u>	 	

בלה בכל הרמות יהיה גודל הכתובת	גודל דף יהיה 2 <sup>13</sup> , הנ ד נדרש, שגודל כל ט משמשות לניהול. על נ הוירטואלית החדשר	יהיה ל <u>פחות</u> 2 <sup>60</sup> . עו הרמות 16 סיביות ו'	ב הוירטאולי הנתמך ל כניסה בטבלה בכל	יהיה 2⁵0 והמרח. בגודל דף, ושבכ <i>י</i>
	<del></del>			

# שאלה 2 – זיכרון Cache שאלה 2 – מיכרון

ר עם הירארכית זיכרון בעלת שתי רמות מטמון L1 :Cache ו – L2.	נתון מעבז
Way set associa, 22 בתים בשורה, גודל 32KBytes, מדיניות החלפה LRU, תיבה: WB ,Write Allocate.	
64 -4-Way set associa, בתים בשורה, גודל 256KBytes, מדיניות החלפה LRU, תיבה: WB ,Write Allocate.	
ני הגישה הבאים: L1 lookup latency 1 clk cycle; L1 fill latency 1 clk cycle L2 lookup latency 12 clk cycle; L2 fill latency 12 clk cycle Main memory lookup latency 100 clk cycle	נתונים זמ
ושה מערכים:	נתונים שי
uint32 HW_grade [Student_num]; // HW_grade located at address 0x00000 uint32 Exam_grade [Student_num]; // Exam_grade located at address 0x4800 uint32 Final_grade [Student_num]; // Final_grade located at address 0x96000	
כל אחד מהמערכים הוא מסוג unit32 שגודלו 4 bytes.	כל איבר נ
מנית הבאה, לצורך חישוב הציונים הסופיים בקורס מבנה מחשבים:	נתונה הח
for (int i=0; i< Student_num; i++) Final_grade [i] = 0.2* HW_grade [i] + 0.8* Exam_grade [i];	
ספר הסטודנטים בקורס, Student_num, מוחזק ברגיסטר וערכו 4K=4096, ונתון כי המשתנה מוחזק ברגיסטר, וכי בתחילת הביצוע כל זיכרונות המטמון ריקים.	
') מהו ה-hit rate ב- L2, ומהו ה-hit rate ב- L2 ? יש להסביר	א. (5 נק
hit ב- 11::L1 ב- 1	rate-ה
hit ב- L2::L2 ב- hit	rate-ה

		יו כו ון.	ווגישווני	רק בזמני	120113111	Ont Oyo	נון ד פס	אוד ווו	, , , ,
	_						_	_	
								_	
							<u> </u>		
								_	
								_	
								_	
עורר 32 בתו		1 בעל ע	רמב רול ל		ache n	יכב: נוסו			n 5
	שורה אחת בי Hit l המשות		עיף א, מו		מזה שר	טוב יותר	Hit Rat	e קבל	שיתי
			עיף א, מו	התקבל בס	מזה שר	טוב יותר	Hit Rat	e קבל	שיתי
			עיף א, מו	התקבל בס	מזה שר	טוב יותר	Hit Rat	e קבל	שיתי
			עיף א, מו	התקבל בס	מזה שר	טוב יותר	Hit Rat	e קבל	שיתי
			עיף א, מו	התקבל בס	מזה שר	טוב יותר	Hit Rat	e קבל	שיתי
			עיף א, מו	התקבל בס	מזה שר	טוב יותר	Hit Rat	e קבל	שיתי
אורך 32 בתי ף שיתקבל			עיף א, מו	התקבל בס	מזה שר	טוב יותר	Hit Rat	e קבל	שיתי
			עיף א, מו	התקבל בס	מזה שר	טוב יותר	Hit Rat	e קבל	שיתי
			עיף א, מו	התקבל בס	מזה שר	טוב יותר	Hit Rat	e קבל	שיתי
			עיף א, מו	התקבל בס	מזה שר	טוב יותר	Hit Rat	e קבל	שיתי

מוש ף א,	ית מחדש תוך שיו ה שהתקבל בסעי	יש לכתוב את התכני L1 Hit טוב יותר מז יש להסביר	Victim Cache): ר שיתקבל Rate תכנית החדשה?	תוצאות ביניים כן	ורים לשמירת ו	ב-4 רגיסט
-		_				
-						
-						
-		_				
-						
•						
-						
-						

#### (נק') Out-Of-Order Execution – 3 שאלה

יש למלא את הטבלה שבהמשך. לכל פקודה יש לרשום:

- של הפקודה. R3, R2, R1 ערכי הרגיסטרים הארכיטקטוניים לאחר אחר R3, R2, R1
  - addr − כתובת הגישה לזיכרון עבור פקודות load ו-store בלבד.
  - . ערך זיכרון שנקרא או נכתב עבור פקודות load ו-store בלבד. − data •
- .t =1 הזמן בו מבוצעת אלוקציה לפקודה: עד 3 פקודות בכל מחזור, החל מ- t =1 הזמן בו מבוצעת אלוקציה לפקודה. עד 3 פקודות בכל
- יש 8 כניסות, ב-Load Buffer יש 2 כניסות, ב-Store Buffer יש 2 כניסות, וב-RS יש 6 כניסות, ב-8 COB יש 8 כניסות, וב-8 COB יש 6 כניסות. <mark>ניתן לבצע אלוקציה לפקודה רק כאשר יש מקום במבנים הנדרשים לה.</mark>
  - src2 ,src1 מספרי הרגיסטרים המשמשים כ-sources לפקודה: Ri- במידה וקוראים ישירות את הרגיסטר הארכיטקטוני. Pi עבור רגיסטר פיזי, ו-Ri במידה וקוראים ישירות את הרגיסטר הארכיטקטוני. src1 :store − הרגיסטר המשמש לחישוב הכתובת. src2 − הרגיסטר המכיל את הנתון.
    - T src2 ready , T src1 ready: הזמן בו מוכן כל אחד ערכי ה-sources לפקודה. אם ה-src מוכן בזמן האלוקציה, אז זמן זה יהיה שווה לזמן האלוקציה.

      \*\*T data ready של ה-src של ה-מן זה שווה ל-src שלוה שמחשבת את הערך של ה-src.
      - . ד ביצוע. הניחו כי ישנן אינסוף יחידות ביצוע. T exe
        - פקודה יכולה להיכנס לביצוע לכל המוקדם במחזור שלאחר האלוקציה.
- store ו-soad: ה-src-ים (עבור store ו-soad: ה-src-ים (עבור store) פקודה נכנסת לביצוע במחזור השעון שלאחר המחזור בו כל ה-src-ים (עבור store) רבא במחזור השעון שלאחר המחזור בו כל ה-src Texe = max(T alloc, T src1 rdy, T src2 rdy) + 1 יים לחישוב הכתובת)
- Load block code: עבור תנאי חסימה קודם t+Texe שנשלח לביצוע בזמן נשלח לביצוע בזמן: t+Texe עבור עבור תנאי חסימה קודם בזמן t+1 לפי הסדר:
  - unresolved store address חסימה כתוצאה מ− 1 o
    - waiting for store data חסימה כתוצאה מ 2

יש לרשום את כל קודי החסימה עליהם ה-load נחסם לפי הסדר.

- :T data ready •
- עבור load שנשלח לחישוב כתובת בזמן t= Texe עבור לחישוב כתובת בזמן  $\circ$  בזמן t ולא נחסם פעם נוספת:
  - במידה וה-load elak בזמן store to load forwarding. או שיש cache פוגע ב-load elak : בזמן
- אחרת: במידה ובוצע load לאותה שורה בזמן t'<t לאחר שורה בזמן load אחרת: במידה ובוצע max(t+3, t'+12).
  - שבור store: מחזור השעון בו הן ה-data לכתיבה לזיכרון והן הכתובת מוכנים.
    - .T data ready = max(Texe, T src2 ready) כלומר –
- הכתובת של ה-store ידועה בזמן Texe. בפרט store המבוצע באותו זמן של store, אינו store. גורם לחסימת ה-Load על Load אל Load.
  - .**Texe+1** :ALU עבור פקודות

- עבור פקודת מהמסלול הנכון מבצעות flush עם חיזוי שגוי, מבוצע flush עבור פקודת אלוקציה בזמן 1.
   Texe+8 אלוקציה בזמן 1.
  - commit הזמן בו הפקודה מבצעת T commit •
  - ובתנאי שהפקודה שלפניה T data ready+1 החל מזמן commit, ובתנאי שהפקודה שלפניה commit ביצעה/מבצעת commit.
    - . אין מגבלה על כמות הפקודות שמבצעות commit בכל מחזור. o
    - .post-commit מבצעת את הכתיבה אל ה-store מבצעת את הכתיבה אל store ס

#### • הנחות:

- הכתובות בתוכנית הן פיזיות (אין צורך בתרגום).
- כל הערכים המספריים (כתובות, קבועים וכו) בשאלה הם בבסיס 16.
  - הוא ריק בתחילת הביצוע. L1 data cache
  - .(32<sub>10</sub> = 20<sub>16</sub>) **32<sub>10</sub>B** היא L1 cache גודל שורה ב- $\circ$ 
    - .write no allocate עובד במדיניות cache ה
    - בטבלה רשומות אך ורק הפקודות מהמסלול הנכון.

Pdst	instruction	R1	R2	R3	addr	data	src1	src2	T alloc	T src1 ready	T src2 ready	T exe	block code	T data ready	T commit
0	load R3 ← m[R1+10]	10	20	30	20	30									
1	store m[R3+20] ← R1	10	20	30	50	10									
2	load R2 ← m[R2+30]	10	10	30	50	10									
3	add R1 ← R1 + 10	20	10	30											
4	store m[R1+40] ← R2	20	10	30	60	10									
5	load R3 ← m[R1+40]	20	10	10	60	10									
6	add R1 ← R1 + 10	30	10	10											
7	load R3 ← m[R1]	30	10	20	30	20									
8	if (R1>10) jmp wrongly predicted	30	10	20											
9	add R1 ← R2 + R3	30	10	20											

# (נק') Power/Performance & SMT impact – 4 שאלה

דרוש לתכנן מערכת Thin and light Notebook בעלת שני Thin and light Notebook דרוש לתכנן מערכת Oncore בעלת שני S בעלת שני בעבור ה- Oncore (והשאר עבור ה – 6Watt).

נתון כי המעבדים אינם תומכים ב -Multi-Threading, היינו מסוגלים להריץ כל אחד Thread אחד.

המערכת תוכננה להריץ בו זמנית שני Threads בתנאי

כל Core הוא מעבד 4wide. שטח כל Core כל

ההספק הסטטי (Leakage Power) הוא 0.1Watt לכל מילימטר רבוע (ההספק הסטטי קבוע ולא משתנה עם המתח).

הקיבול הדינאמי של כל Core נתון כפונקציה של ה – IPC של האפליקציה אותה הוא מריץ

Cdyn = IPC × 500pF :וערכו הוא

נתון ה – IPC של אפליקציות מסוגים שונים: IPC של אפליקציות מסוגים שונים: 1-Urus=4, TDP=3, Warm=2, Cold

מתח ב Volt's	תדר ב Ghz
0.60	1
0.65	1.3
0.70	1.6
0.75	1.75
0.80	2.25
0.85	2.5
0.90	3
1	3.5
1.1	4

	 •	,

א. (5 נק') מיצאו את תדר העבודה בנקודת תכנון P1 (guaranteed frequency)? הסבירו.

V אחת על Core	אפליקציה Varm	אשר מורצת א l ? הסבירו.	ָ המערכת כ Power Gat	ׄ תוכל להגיע שני הוא ed: שני הוא	'איזה תדר - Core ר	חשבו <i>ו</i> שר ה -	(5 נק') אחד כא	ב. !
					<u>-</u>			
לטיל	משני הסעיפים	ייה רכל אחד	ירוצעות רשו	הפקודות המ	את מספר	חשרו א	(5 נק' <i>)</i>	נו
						0	(1 0)	
					<u>-</u>			
					<u></u> -			
	<u></u>							

2	יכול להריץ 2 Core	e's – שכל אחד מה	כך Multi-Thread	ים תמיכה ב – ding 2 way SMT.		` '
		- 1 400/ -		_		
		טי ב 10% והקיבול ר				
Γhre	של שני ה – ads	ל הכולל של ה- IPC	קורלטיבית לגידוי	ל ב – 20% בצורה	ות TDP גד	אפליקצי
			·	כל Core	בו זמנית על	הרצים ו
ות	INT IN TOP Thr	eads 4 נרכת מריצה	יווינוב בעוור במו		-	
. 1 [.	וווו וסו בוונונ	נו כונ נוו יצוו ד כממב	שנייוו כאשו וונוע.	ון וונ וונ <i>ו</i> בוצעוונ ב'	ונ בוספו וופ	КІДОП
_						
_	<del></del>					
_	<del></del>					
_						
_	<del></del>				<u> </u>	
_						

## שאלה 5 – חיזוי קפיצות (10 נק')

א. (5 נק') נתון חזאי קפיצות מסוג gshare בעל היסטוריה באורך 3. המצביע למערך החיזוי מחושב ע"י ביצוע XOR בין ההיסטוריה לבין 3 הסיביות התחתונות של הכתובת בה נמצא ה-jump. כל איבר במערך החיזוי הוא בן סיבית אחת, ומאותחל ל-0.

ABABAB 011010 011010 ...

נתונה סידרת הפניות הבאה:

האיברים האי-זוגיים בסדרה שייכים ל-jump A הנמצא בכתובת שהסיביות התחתונות שלה הן 000. האיברים הזוגיים בסדרה שייכים ל-jump B הנמצא בכתובת שהסיביות התחתונות שלה הן 111. (תזכורת: J XOR X = not X , 0 XOR X = X).

יש למלא את הטבלה הבאה, כאשר העמודה הראשונה מתייחסת לחיזוי האיבר הרביעי בסדרה (jump B-), העמודה השנייה לחיזוי האיבר החמישי, וכו'.

001	100	010	101	110	011	001	100	010	101	110	011	היסטוריה
000	111	000	111	000	111	000	111	000	111	000	111	סיביות כתובת
												מצביע לחזאי מס'
												חיזוי
1	1	0	0	1	0	1	1	0	0	1	0	קפיצה בפועל
												חיזוי נכון/שגוי

ב. (5 נק') עבור אותו חזאי, נתונה סידרת הפניות הבאה: ... 00001 00001 00001 הסידרה שייכת כולה לאותו jump יחיד, שנמצא בכתובת שהסיביות התחתונות שלה הן 011. מהו אחוז החיזוי הנכון במצב היציב עבור סידרה זו ? יש להסביר

<del></del>	