

הטכניון - מכון טכנולוגי לישראל

מבנה מחשבים (236267)

מבחן מסכם מועד א' 11 פברואר 2022

<u>מרצים:</u> ליהוא רפופורט, עדי יועז.

מתרגלים: פרנק סלה, איתי רביד, אנטון חנה.

 : מס. ת.ז.

- משך הבחינה: שלוש שעות.
- מותר חומר עזר מודפס ומחשבון בלבד,
 אסור חומר עזר במחשב ולא בכל אמצעי מקוון אחר.
- יש לכתוב בקיצור ככל האפשר, <u>אך יש לנמק כל תשובה</u>.
 - יש לכתוב בכתב ברור וקריא.
- . המבחן כולל 5 שאלות, יש לענות על כולן. במבחן 11 עמודים

/ 30	000	שאלה 1
/ 12	ВР	שאלה 2
/ 13	power	שאלה 3
/ 21	VM	שאלה 4
/ 24	cache	5 שאלה
/100		ציון סופי

בהצלחה!

(נק') Out-Of-Order Execution – 1 שאלה

יש למלא את הטבלה שבהמשך. לכל פקודה יש לרשום:

ערכי הרגיסטרים הארכיטקטוניים לאחר retire של הפקודה. − R3, R2, R1 ערכי הרגיסטרים הארכיטקטוניים לאחר execute עבור פקודה ממסלול שגוי: הערך שחושב עבור הרגיסטר הפיזי בזמן

להשלים את החסר

- addr כתובת הגישה לזיכרון עבור פקודות load ו-store בלבד.
- בלבד. store-ו load ערך זיכרון שנקרא או נכתב עבור פקודות data •
- t =1: הזמן בו מבוצעת אלוקציה: עד 3 פקודות בכל מחזור, החל מ- t =1.
 t =1: הזמן בו מבוצעת אלוקציה: עד 3 פקודות שמספק ה-frontend במחזור יש מקום ב-ROB.
 t =1: ב-ROB יש 9 כניסות. כל פקודה (כולל פקודות Store) תופסת מקום אחד ב-ROB.
- ◆ src2 ,src1 מספרי הרגיסטרים המשמשים כ-sources לפקודה: Pi עבור רגיסטר פיזי, ו-Ri במידה ו-Ri מספרי הרגיסטר המשמש לחישוב וקוראים ישירות את הרגיסטר הארכיטקטוני. עבור src1 :store הרגיסטר המשמש לחישוב הכתובת. src2 הרגיסטר המכיל את הנתון.
 - T src2 ready , T src1 ready: הזמן בו מוכן כל אחד ערכי ה-sources לפקודה. אם ה-src כבר מוכן בזמן האלוקציה, אז זמן זה יהיה שווה לזמן האלוקציה. אחרת, זמן זה שווה ל-T data ready של הפקודה שמחשבת את הערך של ה-src.
 - ד ביצוע. הניחו כי ישנן אינסוף יחידות ביצוע. הניחו כי ישנן אינסוף יחידות ביצוע. T exe
 - פקודה יכולה להיכנס לביצוע לכל המוקדם במחזור שלאחר האלוקציה.
 - store פקודה נכנסת לביצוע במחזור השעון שלאחר המחזור בו כל ה-src-ים מוכנים. פקודת store ⊙ נכנסת לביצוע במחזור השעון שלאחר המחזור בו src1 (המשמש לחישוב הכתובת) מוכן.
- שנשלח לביצוע בזמן t=Texe, או שהוסר עבורו תנאי חסימה קודם :Load block code עבור (רישמו את כל תנאי החסימה לפי הסדר):
 בזמן t, תנאי החסימה נבדקים בזמן t+1 לפי הסדר (רישמו את כל תנאי החסימה לפי הסדר):
 - (התנאי מוסר בזמן T addr ready החוסם) unknown store address .1
 - (התנאי מוסר בזמן T data ready של ה-waiting for store data .2
- Taddr ready: ממולא עבור פקודות load ו-store בלבד: Taddr ready ממולא עבור פקודות store. עבור load המבוצעים באותו זמן t: תנאי החסימה של ה-load נבדקים בזמן t+1, בזמן זה store עבור store ידועה, ולכן ה-load לא נחסם על store של ה-store ידועה, ולכן ה-load
 - :T data ready •
 - .Texe+3 :mul עבור פקודת. Texe+1 :add, sub, conditional jump עבור פקודת ⊙
 - : עבור load שהוסרו עבורו כל תנאי החסימה בזמן t או שבוצע בזמן t ולא נחסם \circ
 - במידה וה-load elad elad, או שיש cache, או שיש load: בזמן store to load forwarding: בזמן
- אחרת, במידה ובוצע load/store לאותה שורה ב-cache לאותה שורה ב-load/store אחרת, במידה ובוצע
 - אחרת, בזמן **t+10**.
 - T src2 ready + 1 :store עבור

- עבור פקודת Jump עם חיזוי שגוי מבוצע flush בזמן flush, וכבר במחזור זה אין אלוקציה של פקודות. הפקודות מהמסלול הנכון מבצעות אלוקציה החל מזמן Texe+4 (במידה ואין סיבה אחרת שמעכבת את האלוקציה).
 - דות בכל מחזור. (מתן לבצע retire בכל מחזור. retire בכל מחזור. T retire פקודה מבצעת retire.
 מחזור (למעט store) יכולה לבצע retire החל מזמן store) יכולה לבצע retire בכל מזמן store פקודת store יכולה לבצע retire החל מזמן retire פקודת store יכולה לבצע
 - #ROB entries מספר הכניסות התפוסות ב-ROB מיד לאחר שהפקודה ביצעה אלוקציה.
 אלוקציה. retire יש להתחשב גם בפקודות שהוצאו מה-ROB. פקודה שמבצעת alloc במקום שהתפנה.

• הנחות:

- כטבלה רשומות הפקודות שמבצעות אלוקציה, כולל פקודות מהמסלול השגוי. ○
- . 16 הכתובות הן פיזיות (אין צורך בתרגום). כל הערכים המספריים הם בבסיס 16. כ
- . ריק בתחילת הביצוע. write allocate $.32_{10}$ B = 20_{16} B שורה: L1 data cache
 - .N בזיכרון מכילה את הערך O בחילת הביצוע כתובת O בזיכרון

Pdst	instruction	R1	R2	R3	addr	data	src1 addr	src2 data	T alloc	#OB entries	T src1 ready	T src2 ready	T exe	T addr ready	T data ready	block code	T retire
1	load R1←m[R2+30]	<u>40</u>	10	50	40	40											
2	Store m[R3+10] ←R1	40	10	50	60	40											
3	mul R3 ← R2 × 2	40	10	<u>20</u>													
4	load R1←m[R3+30]	<u>50</u>	10	20	50	50											
5	load R3←m[R2+50]	50	10	<u>40</u>	60	40											
6	mul R1 ← R2 × 2	<u>20</u>	10	40													
7	if (R1>0) PC←3000 חיזוי שגוי																
8	Store m[R1+40] ←R2																
9	load R3←m[R2+45]																
10	mul R2 ← R3 × 2																
11	load R1←m[R2-20]																

שאלה 2 – חיזוי קפיצות (12 נק')

נתון חזאי קפיצות מסוג gshare בעל היסטוריה באורך 3, המצביע אל מערך חיזוי בן 8 מונים. כל מונה מחוץ מסוג gshare בעל היסטוריה לבין 3 אונים מחושב ע"י ביצוע XOR בין ההיסטוריה לבין 3 הסיביות אחת, ומאותחל ל-0. המונה אליו פונים מחושב ע"י ביצוע ijump בין ההיסטורית הבאה:

A XOR 0 = AA XOR $1 = \overline{A}$

האיברים בסידרה המודגשים בקו תחתון שייכים ל-jump A, הנמצא בכתובת שהסיביות התחתונות שלה הן 111. הן 000. שאר האיברים שייכים ל-jump B, הנמצא בכתובת שהסיביות התחתונות שלה הן 111.

א. (6 נק') יש למלא את הטבלה הבאה. *היסטוריה לחיזוי* – ההיסטוריה כפי שעודכנה ע"י הקפיצה הקודמת ומשמשת לחיזוי הקפיצה הנוכחית, מאותחלת ל-000. מספר המונה – המשמש לחיזוי.

Jump IP[2:0]	000	111	111	000	111	111	000	111	111	000	111	111
Jump Tkn/NT	1	0	1	1	0	1	0	0	0	1	0	1
היסטוריה לחיזוי	000											
מספר המונה												
החיזוי												
נכונות החיזוי												

יש להסביר	? Jump B	: היציב עבור	י הנכון במצב	אחוז החיזו	(ס נק־) מהו	.=

(נק') Power/Performance – 3 שאלה

נתון מעבד שבו 8 ליבות, 4 ליבות גדולות, ו-4 ליבות קטנות. מאפייני שני סוגי הליבות נתונים בטבלאות. ההספק הכולל המוקצה למעבד הוא 15W. ניתן לקבוע את התדר והמתח של כל ליבה באופן עצמאי. ליבות שאינן בשימוש ניתן לכבות לחלוטין.

מתח Volt	GHz תדר Small	GHz תדר Big
8.0	1.5	1.5
0.9	2.0	2.0
1.0		3.0

Small	Big	
0.2W	0.5W	Leakage Power
840pF	1520pF	A עבור אפליקציה Cdyn
3	4	A עבור אפליקציה IPC

א. (6 נק') השלימו את הטבלה הבאה עבור אפליקציה A, השתמשו בשתי ספרות דיוק אחרי הנקודה:

		Smal	Core			Big	Core	
מתח Volt	תדר GHz	power W	IPS Ginst/sec	IPS/W	תדר GHz	power W	IPS Ginst/sec	IPS/W
0.8	1.5				1.5			
0.9	2.0				2.0			
1.0					3.0			

.power-ב מחולק בIPS – IPS/W . IPS (G instructions per second) = IPC \times Freq (GHz)

לה. עבור מספר	. (7 נק') המערכת מריצה מספר תהליכים במקביל, כולם מאפליקציה A הנתונה בטב	ב
ה? יש להסביר:	תהליכים כלשהו, מהו ה-IPS הכולל המקסימלי של המעבד במסגרת ההספק הנתונ	
	את השיקולים ואת החישוב לבחירת הקונפיגורציה שמשיגה IPS כולל מקסימלי.	

	 	·	

שאלה 4 – זיכרון וירטואלי (21 נק')

נתון מעבד <u>דמוי</u> X86 בעל מבנה הכתובת הבא:

63	44	43	36	35	28	27	20	19	12	11	0
sign (ext.	PΝ	/IL4	Р	DP	D	IR	Р	TE	Off	set

במעבד קיים PMH הכולל translation caches עבור כל-אחת מרמות התרגום, כל אחד בגודל כניסה בודדת, ושהגישה אליהם מתבצעת במקביל. כמו-כן במעבד קיימים TLB גדול, ו-data cache גדול בעל גודל שורה של 64 בתים. בכל רמת תרגום, טבלה היא בגודל **חצי דף**.

 א. (3 נקודות) מה מכיל המצביע של כניסה בטבלת ב- DIR:
: DIR cache באיזה סיביות של הכתובת הווירטואלית משתמשים בפניה ל-

- ב. (14 נקודות) בטבלה שלהלן נתונה סידרת פניות לכתובות וירטואליות בבסיס 16 .עבור כל אחת מהפניות ציינו:
- עבור ה-TLB וכל אחד מה-translation caches, האם הניב hit או miss, או שלא ניגשו אליו (NA).
- מספר הגישות ל- Data Cache שהסתיימו ב-hit ומספר הגישות שהסתיימו ב-miss (עבור התרגום ב-tiz (עבור התרגום בלבד, לא כולל הפניות להבאת הנתון עצמו).
- בשורות בהן לא רשומה כתובת, רישמו כתובת שעבורה יתקיימו הנתונים הכתובים בטבלה והשלימו את שאר הנתונים. יש לשנות סיפרה הקסדצימאלית <u>אחת</u> בכתובת ביחס לכתובת שבשורה הקודמת.
- הניחו שבתחילת הסידרה כל ה-caches ריקים, ושמה שנכתב ל-Data cache נשאר בו לאורך השאלה.

# Data\$ hits	# Data\$ misses	PML\$	PDP\$	DIR\$	TLB	Address (HEX)
						0x0000 0050 4020 1FDC
1				Н		
					Н	
	2		Н	М		
1		М				

	(בכל הרמות) הנדרי א בגודל 8 בתים והנ			
·		·	·	מכתובת 00x

שאלה 5 – זיכרון מטמון (24 נק')

נתון מעבד עם שתי רמות זיכרון מטמון. עיקרון ההכלה לא מתקיים. L1: גודל שורה write back, מדיניות כתיבה byte 16, גודל שורה 4-way set associative, מדיניות . LRU מדיניות פינוי, write-allocate

,write back מדיניות כתיבה, byte 16, גודל שורה 16-way set associative ,64KB גודל: L2 מדיניות e allocate, מדיניות פינוי

יות.	גודל הכתובת 40 סיב
ובנה הכתובת (מבחינת set ,offset ו-Lag) של L1 ושל L2 ?	א. (3 נקודות) מהו מ
: הבא על המעבד: int arr[20][256];	מריצים את קטע הקוז
For (k=0; k<3; k++) For (i=0; i < 20; i++) For (j=0; j < 256; j++)	
	המספרים בתוכנית ה
התוכנית. כתובת 2000H (בסיס הקסדצימלי). גודל משתנה מסוג INTEGER הוא 4 בתים.	המטמון ריק בתחילת המערך arr מתחיל בי
?K=0/1/2 עבור כל אחת מהאיטרציות בלולאה החיצונית L1-2	כ. (4 נקודות) מהו ה

?K=0/1/2	נ בלולאה החיצונית	חת מהאיטרציור	עבור כל א L:	ר הגישות ל-2	ת) מהו מספו	ג. (4 נקודו
	•		•			
?K=0/	לולאה החיצונית 1/2	מהאיטרציות בי	עבור כל אחת	hit ra ב-L2	ת) מהו ה-te	ד. (4 נקודו

ריצים את קטע הקוד הבא על המעבד.	בהמשך להרצת קטע הקוד הקודם (כעת המטמון <u>אינו</u> ריק), מ
int arr[20][256] For (k=0; k<3; k++) For (i=19; i >= 0; i) For (j=255; j >= 0; j) sum += arr[i][j];	
	ה. (3 נקודות) מהו ה-hit rate ב-L1 עבור 9R=0?
	ו. (3 נקודות) מהו מספר הגישות ל-L2 עבור 0=K?
	?K=0 עבור L2 -ב hit rate-ז. (3 נקודות) מהו ה