

Out Of Order Execution (Part 1)


Updated by Franck Sala


Execution of instructions with variable execution time


- The longest operation in the machine fixes the frequency
- Break long instruction in many short operations
 - Implement a pipeline in EXE
 - Not possible for all the instructions
 - Execution time of certain instruction is variable (load with cache miss...)
 - More pipe stages = bigger penalty on misprediction and more data hazards (CPI increase)



























Execution of instructions with variable execution time


- Allow instructions of different pipelines to be executed Out of Order
 - Execute many independent instructions in parallel in different pipelines
 - Execution must keep correctness of the code
 - Improve CPI






















CPI


- עניין נוסף: במכונות in order כמו שהכרנו עד היום ניתן (אם בכלל) להגיע ל-CPI מינימאלי של
 - גם בביצוע של OOOE יש את חסם זה אם נאפשר ביצוע מקביל רק של שלב ה-EXE.



• אבל נאפשר גם בשאר השלבים ביצוע מספר הוראות במקביל אזי שנוכל לשבור את חסם זה.



OOO-Execution Processor



(data hazard) תלויות מידע

:RAW להזכירכם אנו מכירים כבר תלות מידע מסוג

```
ADD R1,R2,R3
ADD R5,R6(R1)
```

- יוצרת תלויות מידע חדשות: OOOE י
 - WAR Write After Read ❖

```
DIV R1,R2,R3 // many cycles

ADD R5,R6,R1 // depends on previous instruction

ADD R6,R7,R8 // WAR issue
```

הוראת החילוק הארוכה מעכבת את הוראת החיבור העוקבת שממתינה לערך של R1, מכיוון שאנו מאפשרים ביצוע out of order השלישית שלא מחכה לכלום תתבצע, ואז ההוראה השנייה לכשתתבצע עלולה לקרוא את הערך של R6 כפי שנכתב ע"י ההוראה השלישית ולא כפי שהתכוון המשורר (או המתכנת).

:WAW – Write After Write *

DIV R1,R2,R3 // many cycles
ADD R5,R6,R1 // depends on previous instruction
ADD R5,R7,R8 // WAW issue

גם כאן ההוראה השנייה מעוכבת ואילו השלישית לא, מה שעלול להתבצע הוא שההוראה השלישית תכתוב ל-R5 לפני ההוראה השנייה, ולבסוף כשהשנייה תכתוב גם כן, היא תשנה את ערך זה. בסופו של דבר, יחזיק R5 בערך לא עדכני.

- □ תלויות אלו נקראות False Dependencies (כיוון שאם היה לרשות המהדר (קומפילר) מספר בלתי מוגבל של רגיסטרים היה יכול לבחור רגיסטרים שונים לכל פעולה ואז לא היו הפקודות תלויות אחת בשניה יותר)
- □ בעיה נוספת שעוד לא הכרנו היא Structural Hazard, זהו מצב בו הוראה כלשהי נאלצת להמתין כי אין יחידת חישוב פנויה עבורה. למשל רצף פעולות חילוק עלול לגרום לכך.

Register Renaming

- .Register Renaming דרך לפתור את בעיית התלויות החדשות היא ע"י
- הרעיון: שמירת שתי מערכות רגיסטרים זאת אשר גלויה למשתמש (רגיסטרים ארכיטקטונים) ואשר בשימוש המהדר (שפת הסף), ומספר גדול של רגיסטרים פיזיים מתוך מאגר (pool)
 - אנו מבצעים שני מיפויים:
- האחד מהרגיסטרים הארכיטקטוניים לרגיסטרים הפיזיים לצורך פתירת בעיות תלויות
 מדומות . המיפוי הזה מבוצע במעבר בין שלב ה- decode לשלב הביצוע
 - והשני מהרגיסטרים הפיזיים לארכיטקטוניים לצורך שמירת "תמונת המכונה" כפי שהקומפילר בנה אותה. המיפוי הזה מבוצע כחלק מפעולת commit הערך שלהם לרגיסטרים המקוריים
 - fetch- -הו commit ע"פ רוב, מעבדים מודרניים מבצעים את שלבי ה-decode בסדר התוכנית (in order) ואילו את שלב הביצוע מבצעים out of order.

Arch reg.	Temp reg.
R1	
R2	
R3	
R4	


דוגמא:



DIV R1,R2,R3 ADD R2,R4,R1 ADD R2,R3,R3 ADD R4,R3,R2




Renamer



ציקלי buffer


Arch reg.	Temp reg.
R1	T0
R2	
R3	
R4	

דוגמא:




Arch reg.	Temp reg.
R1	T0
R2	T 1
R3	
R4	

דוגמא:




Arch reg.	Temp reg.
R1	T0
R2	T2
R3	
R4	1

דוגמא:




Arch reg.	Temp reg.
R1	T0
R2	T2
R3	
R4	T3

דוגמא:



ROB (reorder Buffer)

- דרך נפוצה למימוש הדבר היא ע"י ROB, שהוא חוצץ המקבל את ROB ע"פ הסדר, הכניסה התאימה ב-decode מהווה את מספר הרגיסטר הזמני
- בשלב ה-ROB נכתבת התוצאה לכניסה המתאימה ב-ROB וההוראות מבצעות את שלב ה-commit ע"פ הסדר שלהן ב-ROB הוראה יכולה לבצע commit רק אם זו שלפניה עשתה זאת.



P6

- ו-Pentium2 ניקח את מכונת ה-P6 שממומשת במעבדי OOO ניקח את מכונת ה-Pentium3
 - ע"פ הסדר לשלב ה-decode נכנסות לשלב ל CISC ע"פ הסדר
 - שם הן מפורקות להוראות פנימיות הנקראות uops שם הן שם להוראות פנימיות הנקראות
 - out-of-order EXE-הוראות אלו מתבצעות בשלב ה-
- לבסוף בשלב ה-commit (retire) מחוברים בחזרה להוראות ה-VICS ע"פ הסדר המקורי של ההוראות
 - ROB המכונה גם משתמשת ב-register renaming המכונה גם משתמשת -

דוגמא

DIV R2,R4,R3

LD R3,R4(50)

DIV R1,R2,R3

ADD R2,R4,R3


SUB R3,R2,R3

נניח כי:


Div: 4cc


Add/Sub: 1cc

Mem: 2cc




ROB					
	#	Val id	Data Valid	Data	DST
		I	Х	XXX	Χ
Phys. Reg.		ı	Х	XXX	Х
Reg.		I	Х	XXX	Х
		I	Х	XXX	Х
		I	Х	XXX	Х
		I	Х	XXX	Х
		I	Х	XXX	Х
		I	Х	XXX	Х







R3 ← R2-R3
R2 ← R4+R3
R1 ← R2/R3
R3 ← MEM(R4+50)
R2 ← R4/R3

Instruction Q











R3 ← R2-R3
R2 ← R4+R3
R1 ← R2/R3
R3 ← MEM(R4+50)
R2 ← R4/R3


RS




















ROB

Comment	#	Valid	Data Valid	Data	DST
R2← R4/R3	0	1	0	XXX	R2
R3←MEM(r4+50)	1	1	0	XXX	R3
R1 ← R2 / R3	2	~	0	XXX	R1
	3	0			
	4	0			
	5	0			
	6	0			
	7	0			

RS

RB0**←**R4/R3 Mob**←**R4+50 RB2←RB0/RB1

MOB


 $RB1 \leftarrow MEM(not Rdy)$


Mob← R4+50


RB0 ← R4/R3 (2)


Execute


Retire













R3 ← R2-R3
R2 ← R4+R3
R1 ← R2/R3
R3←MEM(R4+50)
R2 ← R4/R3








RAT			
1	R1	RB2	
	R2	RB3	
	R3	RB4	
	R4	RF3	

Arch Reg.


R3 ← R2-R3
R2 ← R4+R3
R1 ← R2/R3
R3 ← MEM(R4+50)
R2 ← R4/R3









R3←R2-R3
R2 ← R4+R3
R1 ← R2/R3
R3←MEM(R4+50)
R2 ← R4/R3




RS	MO	В
RB2←RB0/RB1 RB4←RB3-RB1		
	B0/RB1 (2) RB3-RB1	Execute
i !	- RB0 - RB1	Retire



R3 ← R2-R3
R2 ← R4+R3
R1 ← R2/R3
R3 ← MEM(R4+50)
R2 ← R4/R3




RS	N	ИОВ	
RB2←RB0/RB1			
RB2← RI	B0/RB1 (3)	Executor	e
		Retire	



R3 ← R2-R3
R2 ← R4+R3
R1 ← R2/R3
R3←MEM(R4+50)
R2 ← R4/R3

DC





KS	MOB
RB2←RB0/RB1	
RB2← RI	B0/RB1 (4) Execute
	Retire

	, RAT		
Arch	R1	RB2	
Reg.	R2	RB3	
	R3	RB4	
	R4	RF3	


R3 ← R2-R3
R2 ← R4+R3
R1 ← R2/R3
R3 ← MEM(R4+50)
R2 ← R4/R3


ROB								
Comment	#	Valid	Data Valid	Data	DST			
R2← R4/R3	0	0						
R3←MEM(r4+50)	1	0						
R1 ← R2 / R3	2	1	1	Value6	R1			
R2 ← R4 + R3	3	1	1	Value4	R2			
R3 ← R2 – R3	4	1	1	Value5	R3			
	5	0						
	6	0						
	7	0						






R3 ← R2-R3
R2 ← R4+R3
R1 ← R2/R3
R3 ← MEM(R4+50)
R2 ← R4/R3








R3 ← R2-R3
R2 ← R4+R3
R1 ← R2/R3
R3←MEM(R4+50)
R2 ← R4/R3

ROB								
Comment		Valid	Data Valid	Data	DST			
R2← R4/R3		0						
R3←MEM(r4+50)		0						
R1 ← R2 / R3		0						
R2 ← R4 + R3		0						
R3 ← R2 – R3		0						
		0						
		0						
		0						



Backup

כיצד ניתן לשפר את ביצועי המערכת

- ב-mipeline של MIPS אותו למדנו זה מכבר, הייתה יחידת ALU בודדת שדאגה לביצוע כל הפעולות (שלב ה-EXE)
 - הבעיה: ישנן פעולות כבדות יותר וכבדות פחות למשל חיבור שלמים יהיה קל יותר מפעולת חילוק. מכיוון שמחזור השעון אמור להספיק לביצוע כל פעולה הרי שבעקבות הפעולות הכבדות נקבל מחזור שעון ארוך פגיעה בביצועים.

פתרון 1

• נאפשר רק ביצוע הוראות פשוטות שלוקחות זמן קצר, והוראות כבדות יפורקו למספר הוראות פשוטות (מעבדי ה-RISC הראשונים היו כאלה)

חסרונות:

- לפרק לפרק אשר קשה לפרק floating-point ישנן פעולות כגון חישובי אותם לחלקים בעלי זמן ביצוע שווה
 - ישנן פעולות כגון גישה לזיכרון שזמן הביצוע (גישה) אינו ✓ קבוע (תלוי בעומס על ה- bus) או משתנה מדור לדור

2 פתרון

נהפוך את שלב ה-EXE ל - EXE להפוך את שלב ה-EXE כך הוראה כבדה תתבצע במספר שלבים ונוכל לשמור על מחזור שעון קטן


חסרונות:

- pipeline לא ברור שתמיד נוכל לפרק הוראה כבדה לשלבי ✓
 - ✓ הוספת שלבים מגדילה את ה-penalty
 חיזויים שגויים וכן יוצרת בעיות עם תלויות המידע
 (data hazard)
 עלולים לפגוע ב-CPI.

פתרון 3

- שונה לפקודות בעלות זמן ביצוע שונה נבנה pipeline נבנה
- נאפשר להוראות מ-pipeline שונה להסתיים שלא ע"פ סדר הופעתן בקוד
- קרי, כל עוד התוכנית שומרת על נכונותה, נאפשר לפקודה שמופיעה
 בקוד מאוחר יותר להסתיים לפני שפקודה שקדמה לה מסתיימת
 - שיטה זאת מאפשרת ביצוע של מספר הוראות במקביל:
 - שונה pipeline- כל עוד שייכות –
 - של CPI- כל עוד אינן תלויות אחת בשניה. כך נוכל לשפר את ה-CPI של המכונה ובכך לשפר ביצועים.

OOOE – The P6 Example



In-Order Front End

- BIU: Bus Interface Unit
- IFU: Instruction Fetch Unit (includes IC)
- BTB: Branch Target Buffer
- ID: Instruction Decoder
- MIS: Micro-Instruction Sequencer
- RAT: Register Alias Table

Out-of-order Core

- ROB: Reorder Buffer
- RRF: Real Register File
- RS: Reservation Stations
- IEU: Integer Execution Unit
- FEU: Floating-point Execution Unit
- AGU: Address Generation Unit
- MIU: Memory Interface Unit
- DCU: Data Cache Unit
- MOB: Memory Order Buffer
- L2: Level 2 cache

In-Order Retire