

הטכניון - מכון טכנולוגי לישראל

מבנה מחשבים (236267)

מבחן מסכם מועד א' 10 פברואר 2020

<u>מרצים:</u> ליהוא רפופורט, עדי יועז.

מתרגלים: פרנק סלה, איתי רביד.

: מס. ת.ז.

- משך הבחינה: שלוש שעות.
 - מותר כל חומר עזר.
- יש לכתוב את התשובות בטופס הבחינה בלבד ובמקום המיועד לתשובה.
 - יש לכתוב בקיצור ככל האפשר, <u>אך יש לנמק כל תשובה</u>.
 - בדקו שבטופס שבידכם יש 14 עמודים כולל עמוד זה.
 - המבחן כולל 5 שאלות, יש לענות על כולן.
 - י יש לכתוב בעט בלבד (לא בעיפרון!), ולא בעט בצבע אדום.

/ 32	000	שאלה 1
/ 10	ВР	שאלה 2
/ 8	power	שאלה 3
/ 40	VM/cache	שאלה 4
/ 10	MESI	5 שאלה
/100		ציון סופי

בהצלחה!

(נק') 32) Out-Of-Order Execution – 1 שאלה

- א. (26 נק') יש למלא את הטבלה שבהמשך. לכל פקודה יש לרשום:
- ערכי הרגיסטרים הארכיטקטוניים לאחר commit של הפקודה. R3, R2, R1 ערכי הרגיסטרים הארכיטקטוניים לאחר execute עבור פקודה ממסלול שגוי, הערך שחושב עבור הרגיסטר הפיזי בזמן

להשלים את החסר

- addr − כתובת הגישה לזיכרון עבור פקודות load ו-store בלבד.
- בלבד. store-ו load ערך זיכרון שנקרא או נכתב עבור פקודות data •
- Talloc מדמן בו מבוצעת אלוקציה: עד 3 פקודות בכל מחזור, החל מ- 1 = 1. ניתן לבצע אלוקציה Talloc פקודות שמספק ה-ROB במחזור יש מקום ב-ROB וב-RS. ב-ROB יש 8 כניסות. כל פקודה (כולל פקודות Store) תופסת מקום אחד ב-ROB.
- src2 ,src1: מספרי הרגיסטרים המשמשים כ-sources לפקודה: Pi עבור רגיסטר פיזי, ו-Ri במידה si-l מספרי הרגיסטר המשמש לחישוב וקוראים ישירות את הרגיסטר הארכיטקטוני. עבור src1 :store הרגיסטר המשמש לחישוב הכתובת. src2 הרגיסטר המכיל את הנתון.
 - T src2 ready , T src1 ready: הזמן בו מוכן כל אחד ערכי ה-src2 ready , t src1 ready אם ה-src כבר מוכן בזמן האלוקציה, אז זמן זה יהיה שווה לזמן האלוקציה.

 **T data ready של ה-src של החרת, זמן זה שווה ל-src של ה-src.
 - ד ביצוע. הניחו כי ישנן אינסוף יחידות ביצוע. T exe מון בו הפקודה נשלחת לביצוע.
 - פקודה יכולה להיכנס לביצוע לכל המוקדם במחזור שלאחר האלוקציה.
 - o פקודה נכנסת לביצוע במחזור השעון שלאחר המחזור בו כל ה-src-ים מוכנים. פקודת store ⊙ נכנסת לביצוע במחזור השעון שלאחר המחזור בו src1 (המשמש לחישוב הכתובת) מוכן.
- שנשלח לביצוע בזמן t=Texe, או שהוסר עבורו תנאי חסימה קודם :Load block code עבור (רישמו את כל תנאי החסימה לפי הסדר):
 בזמן t, תנאי החסימה נבדקים בזמן t+1 לפי הסדר (רישמו את כל תנאי החסימה לפי הסדר):
 - (התנאי מוסר בזמן t = T addr ready התנאי מוסר בזמן) unknown store address .1
 - (התנאי מוסר בזמן t = T data ready התוסח) waiting for store data .2
- Taddr ready: ממולא עבור פקודות load ו-load בלבד: Taddr ready ממולא עבור פקודות store. בלבד: t+1, בזמן זה store ו-load המבוצעים באותו זמן t: תנאי החסימה של ה-load נבדקים בזמן t+1, בזמן זה store ידועה, ולכן ה-load לא נחסם על store של ה-store ידועה, ולכן ה-load לא נחסם על store א נחסם על ווי ה-store הכתובת של ה-
 - :T data ready •
 - . Texe+5 :Mul עבור פקודות Texe+1 :Add, Sub: פקודת ALU. כקודת ALU. ⊙
 - ישבוצע בזמן t ולא נחסם: t שבורו כל תנאי החסימה בזמן t או שבוצע בזמן t ולא נחסם: \circ
 - במידה וה-load elak בזמן store to load forwarding, או שיש cache פוגע ב-load elak :בזמן
- אחרת, במידה ובוצע load/store לאותה שורה ב-cache לאותה שורה t'<t בזמן +3.
 - אחרת, בזמן **t+8**.
 - T src2 ready + 1 :store עבור
- עבור פקודת שבוי, מבוצע flush בזמן 1+Texe, והפקודות מהמסלול הנכון מבצעות Jump עבור פקודת Texe+1 (במידה ואין סיבה אחרת שמעכבת את האלוקציה).

- T commit הזמן בו הפקודה מבצעת commit. ניתן לבצע commit לעד **3 פקודות** בכל מחזור. T data ready+1 החל מזמן commit יכולה לבצע (store) יכולה לבצע store החל מזמן store החל מזמן commit יכולה לבצע store החל מזמן store החל מזמן commit יכולה לבצע store במחזור שלאחר ה-COMmit שלה, וכבר במחזור זה פקודה חדשה יכולה dloc לבצע alloc ולהשתמש במקום שהתפנה.
- ◆ ROB#: מספר הכניסות התפוסות ב-ROB לאחר שהפקודה ביצעה אלוקציה. יש להתחשב #ROB entries
 גם בפקודות שהוצאו מה-ROB כתוצאה מ-commit.

• הנחות:

- בטבלה רשומות הפקודות שמבצעות אלוקציה, כולל פקודות מהמסלול השגוי.
- . הכתובות הן פיזיות (אין צורך בתרגום). כל הערכים המספריים הם בבסיס 16.
- . ריק בתחילת הביצוע. write allocate $.32_{10}$ B = 20_{16} B . גודל שורה .10B : L1 data cache
 - .N בתחילת הביצוע כתובת N בזכרון מכילה את הערך ⊙
- באותו מחזור של הפקודה בקודה המסומנת ב-* בטבלה אינה מסופקת ע"י ה-frontend באותו מחזור של הפקודה בסודת למחזור. בכל מקרה אחר, ה-frontend מספק 3 פקודות למחזור.
- ב. (6 נק') עבור ריצת התוכנית שמצאתם בסעיף א', מלאו לכל מחזור שעון שבטבלה שבסעיף זה את Top level breakdown. (מחזורי השעון והנתונים הממולאים מתייחסים לזמן האלוקציה).
- מחזורי אלוקציה במהלך מסלול שגוי שבהם לא ניתן לבצע אלוקציה כתוצאה ממספר לא מספיק Backend bound-יש לסמן כ-ROB. במידה ובמחזור האלוקציה האחרון נותרו ב-Rom. בתוכנית פחות מ-3 פקודות, יש להחשיבו כ-Frontend bound.
 - ייתכן שיש בטבלה עמודות מיותרות, אם כן יש להשאירן ריקות ולא להתייחס אליהם. 🔾

Cycle	1	2	3	4	5	6	7	8	9	10	11	12	13
Back-end Stall													
Alloc Slot 0													
Alloc Slot 1													
Alloc Slot 2													
Frontend Bound													
Backend Bound													
Retiring													
Bad Speculation													


eculation										
	_ Bad Sp	ecula	ation 1	אחוז		 	 Front	end B	ound	אחוז
	_	Reti	iring 1	אחוז	_	 	 Back	end B	ound	אחוז

Pdst	instruction	R1	R2	R3	addr	data	src1	src2	T alloc	#ROB entries	T src1 ready	T src2 ready	T exe	T addr ready	T data ready	T commit
1	mul R2 ← R1 × 2	10	20	30												
2	store m[R2+20] ← R3	10	20	30	40	30										
3	if (R3>0) PC←100 חיזוי נכון	10	20	30												
4	load R3←m[R3+20]	10	20	50	50	50										
5	store m[R2+50] ← R3	10	20	50	70	50										
6	load R2←m[R1+60] *	10	50	50	70	50										
7	if (R1>0) PC←200 חיזוי שגוי	10	50	50												
8	load R1←m[R1+10]															
9	sub R1 ← R1 – 10															
10	add R3 ← R2 + R1															
11	sub R2 ← R3 – R2															

<u>שאלה 2 – חיזוי קפיצות (</u>10 נק')

נתונה סידרת הקפיצות המחזורית הבאה: ... 1100011 1100011 נניח חזאי מסוג local, שבו ההיסטוריה באורך 2 מצביעה אל מערך שבו בכל כניסה מונה 2 סיביות עם רוויה.

א. (7 נק') האם אחוז החיזוי במצב היציב תלוי במצב ההתחלתי של המונים ? אם כן, הסבירו מהו אחוז החיזוי במצב היציב בכל אחת מהאפשרויות השונות. אם לא, הסבירו מדוע לא, וכן הסבירו מהו הוא אחוז החיזוי במצב היציב.



ב. (3 נק') מהו אורך ההיסטוריה המינימלי המאפשר חיזוי מושלם של הסידרה הנתונה במצב היציב ? הסבירו.



('נק' 8) <u>Power/Performance – 3 שאלה</u>

נתונים שני סוגי ליבות: ליבה גדולה וליבה קטנה, המריצים אפליקציה A.

ליבה קטנה	ליבה גדולה	
1mm ²	3mm ²	שטח
0.2W	0.5W	Leakage Power
500pF	1000pF	A עבור אפליקציה Cdyn
2	3	A עבור אפליקציה IPC

בטבלה הבאה נתונות נקודות מתח ותדר אפשריות עבור הליבה הגדולה והקטנה (העמודות הנוספות בטבלה לשימוכם בפתרון):

מתח Volt	ליבה קטנה תדר GHz	ליבה גדולה תדר GHz			
0.9	1.7	2.2			
1.0	2.2	2.8			
1.1		3.5			

יש לתכנן מעבד המכיל ליבות גדולות או קטנות (אך לא שילוב של ליבות גדולות וקטנות). המעבד יריץ את אפליקציה A, על-ידי מספר רב של משתמשים בו-זמנית. במהלך ריצה של האפליקציה מבוצעות עד 60×10⁹ פקודות. יש לתכנן מעבד שיאפשר לכמה שיותר משתמשים להריץ את האפליקציה במקביל, ובנוסף להבטיח שעבור כל משתמש האפליקציה תסתיים תוך לכל היותר 8 שניות. על-מנת להגביל את עלות המעבד, נדרש שהשטח שלו לא יעלה על 30mm². על ההספק הכולל להיות נמוך מ-25W. תארו את מבנה המעבד האופטימלי, פרטו והסבירו את החישוב.



שאלה 4 – זיכרון וירטואלי ו-cache בק') שאלה 4 – איכרון וירטואלי

נתון מעבד דמוי x86 העובד במבנה הכתובת הבא:

6	3 47	46 36	35 25	24 14	13 0
	Sign Ext	PML3	PML2	PTE	offset

• כל טבלת דפים (בכל הרמות) היא בגודל דף.

:המעבד כולל

- ◆ LRU בגודל של 128 כניסות, 8 ways, מדיניות TLB.
 ◆ miss בגודל של (hit-) של מחזור אחד. במקרה של TLB miss פונים ל-PMH.
- PML2\$, translation caches ו-\$PML3\$ ו-\$PML3\$ שהגישה אליהם מתבצעת במקביל. זמן
 LRU במדיניות 3 (miss א hit) לישה (ל-10 או 19 או 20 מחזורים. בכל אחד מהם 2 כניסות במחזורים.
- ways ,32KB :L1 cache , מדיניות LRU. זמן גישה (ל-hit או 4 (miss מחזורים. 4 מחזורים. 4 מחזורים.
 - . בשורה, מדיניות LRU. זמן גישה (ל-hit או hit) או LRU מח'. 64B או 64B, 8 ways פאריה, מדיניות 10 (miss או hit).
 - זמן גישה לזיכרון הוא 100 מחזורים.
- לאחר ביצוע תרגום, מידע התרגום המעודכן מוכנס לכל המבנים שאליהם ניגשו במהלך התרגום.

נתונה התוכנית הבאה (הקידומת 0x מציינת מספר בבסיס 16):

```
for (int j=0; j< 0x1,000; j++)

for (int i=0; i< 0x1,000; i++)


S+= A[i][j] ^ (1/i+1/j);
```


- המערך [0x1,000][0x1,000] מתחיל בכתובת A[0x400,000
- המערך פרוש בקטע רציף בזיכרון לפי שורות: תחילה כל האיברים של שורה i=0, אחריה כל האיברים של שורה i=1, וכו'. כל איבר במערך הוא בגודל 4 בתים.
 - מאוחסנים כל אחד ברגיסטר. S, i, j •
- מערכת ההפעלה מקצה דפים עבור המערך בזמן ההכרזה על המערך. הדפים מוקצים באזור רציף בזיכרון הפיזי, החל מכתובת 0x1,000,000.
- מערכת ההפעלה מקצה את טבלאות התרגום הנדרשות למיפוי המערך A באזור רציף בזיכרון הפיזי,
 החל מכתובת 0x10,000,000, שבה מתחילה טבלת PML3. לאחר מכן טבלאות PML2 הדרושות למיפוי A, ולבסוף טבלאות התרגום הדרושות למיפוי A לפי הסדר.
 - בשאלה זו נתעלם מגישות לצורך הבאת הקוד עצמו. בתחילת הביצוע כל זיכרונות המטמון ריקים.
- שימו לב ש-L1 משמש הן עבור הנתונים והן עבור כניסות בטבלת הדפים שה-PMH מביא מהזיכרון.

א. (4 נק') מהו מספר הדפים הנדרש עבור טבלאות הדפים (בכל הרמות) הנדרשות למיפוי המערך A ? הסבירו.




ב. (8 נק') האם ישנה התנגשות ב-L1 וב-L2 בין הנתונים ובין הכניסות בטבלאות הדפים (בכל הרמות) sets שה-PMH מביא מהזיכרון באיטרציה הראשונה של j=0) אם כן, באילו sets של L1 ובאילו של 2L? הסבירו.






ג. (8 נק') מהו משך הזמן הכולל המדויק הנדרש לביצוע תרגום כל הכתובות באיטרציה הראשונה של (j=0) j הסבירו.





ד. (4 נק') מהו משך הזמן הכולל המדויק הנדרש לביצוע תרגום כל הכתובות באיטרציה השנייה של (j=1) j של (j=1) ? הסבירו.






הסעיפים הבאים בשאלה מתייחס לתוכנית הבאה:

```
for (int k=0; k< 0x10; k++) 
for (int i=0; i< 0xC; i++) 
for (int j=0; j< 0x40; j++) 
S+= A[i][j] ^(1/i+1/j+1/k);
```

ה. (6 נק') מהו משך הזמן הכולל המדויק הנדרש לביצוע תרגום כל הכתובות בתוכנית ? הסבירו.






ו. (5 נק') מהו ה-L1 hit rate במהלך התוכנית כולה עבור פניות לנתונים ? הסבירו



ז. (5 נק') מהו ה-L2 hit rate במהלך התוכנית כולה עבור פניות לנתונים ? הסבירו





(נק') <u>MESI שאלה 5 – פרוטוקול</u>

נתונה מערכת עם שלושה מעבדים (P1, P2, P3) בפרוטוקול MESI. לכל מעבד יש L1 data cache משלו, וכל המעבדים חולקים L2 cache משותף. מתקיימת הכלה בין L2 לבין כל ה-L1s. ה-cache-ים עובדים במדיניות write allocate + write back.

L1 שולח ל-L2 את סוגי ההודעות הבאות:

- A שבכתובת (A) פרלת ה-Read (A) .
- (Read for ownership) :RFO (A) בקשה לקבלת ה-A שבכתובת (Read for ownership) atta. data. data.
- שור על קבלת פאורך: או Snoop response) אישור על קבלת (Snoop response) (איפור במידת הצורך: או במקרה ש-L2 לא יכול להבין בעצמו את המצב.
 - .data נשלח במקרה של פינוי שורה שהייתה במצב M, כולל (Write Back): WB (A) •

L2 שולח את סוגי ההודעות הבאות:

- MESI state- או RFO, כולל גם את ה-L1 שנשלח אל L1 בתגובה ל-Data :Data (A)
 - . (S שאליו המעבד נדרש לעבור (I או S). (נשלח אל L1, כולל את מצב ה-MESI שאליו המעבד נדרש לעבור (I או S). עשוי לדרוש אישור שכולל במידת הצורך גם Data.
 - A לכתובת L2 miss נשלח לזיכרון במקרה של Read (A)
 - (WB(A: כתיבת Data בחזרה לזיכרון.

הזיכרון שולח הודעה מסוג Data – Data (A) :Data אל ה-L2.

הודעה מ-L1 אל L2 או מ-L2 אל L1 אורכת 10ns, הודעה בין הזיכרון מ/אל L2 אורכת 100ns. במידה ואין תלות בין הודעות, ההודעות נשלחות במקביל. רק הודעות חיוניות נשלחות (ששולח ההודעה מסיק שההודעה מוסיפה למקבל ההודעה מידע חיוני). L2 יכול לשלוח הודעות למספר מעבדים במקביל. א. (6 נק') נתונה סידרת פעולות על כתובת A. מלאו את הטבלה במצב ה-MESI של כתובת A ב- L2 cache לאחר ביצוע הפעולה.
 בכל אחד מהמעבדים, ובמצב ה-Core Valid Bits שב-לבמו לאחר ביצוע הפעולה.
 כמו כן מלאו את סכ"ה הזמן לשליחת ההודעות. במקרה שנשלחות מספר הודעות במקביל יש להחשיב כזמן של הודעה אחת. במקרה ולא נשלחה אף הודעה, מלאו אפס.

	L1 S	State f	or A	L	2 CVB	s	Total
	P1	P2	P3	P1	P2	P3	message time
Initial State	_		Ш				
L2 evicts A							
P1 reads A							
P2 reads A							
P3 writes A							
P2 writes A							

ב. (4 נק') נתונה מערכת שבה הכתיבות הן נדירות ולעומת זאת מצב שבו מספר מעבדים קוראים את אותה הכתובת הוא נפוץ. הציעו שינוי בפרוטוקול שיקטין את משך זמן ההודעות הממוצע במערכת זו. כיצד יתבטא השינוי בטבלה שבסעיף א' ? הסבירו.

