

הטכניון - מכון טכנולוגי לישראל

מבנה מחשבים ספרתיים (234267)

מבחן מסכם מועד א' 2017 פברואר 2017

> מרצים: ליהוא רפופורט, עדי יועז. מתרגלים: פרנק סלה. איתי רביד.

	31 K ,1110	כו ביון	· <u>u //</u>	A 1317.

 שם :
 מס. ת.ז. :

- משך הבחינה: שלוש שעות.
 - מותר כל חומר עזר.
- יש לכתוב את התשובות בטופס הבחינה בלבד ובמקום המיועד לתשובה.
 - יש לכתוב בקיצור ככל האפשר, <u>אך יש לנמק כל תשובה</u>.
 - . בדקו שבטופס שבידכם יש 13 עמודים כולל עמוד זה.
 - . המבחן כולל 5 שאלות, יש לענות על כולן.

/ 25	שאלה 1
/ 24	שאלה 2
/ 28	שאלה 3
/ 15	שאלה 4
/ 8	5 שאלה
/100	ציון סופי

בהצלחה!

<u>שאלה 1 – זיכרון וירטואלי</u> (25 נק')

נתון מעבד <u>דמוי</u> x86 העובד במוד של 64 ביט ומבנה הכתובת הבא:

63	44	43 4	0 39	36 3	35 32	31 0
S	ign Ext	PML3	PI	ML2	PTE	offset

- גודל כניסה בטבלאות הדפים היא 4 בתים
- במעבד קיים TLB miss גדול. במקרה של TLB eitin פונים ל-PMH.
- ב-PMH ישנם translation caches גדולים עבור כל אחת מרמות התרגום PML2-3 שהגישה אליהם מתבצעת במקביל.
- במעבד קיים data cache בגודל data cache, גודל שורה של 32 בתים. 4 way set associative בגודל cache. הניחו שלאחר ששורה מובאת ל-cache, היא לא נזרקת ממנו במהלך סידרת הפניות.
- א. (8 נק') נתונה סידרת פניות לכתובות וירטואליות (בבסיס 16). עבור כל אחת מהפניות יש לפרט:
- . או שלא ניגשו אליו. miss או hit ה-TLB וה-translation caches או שלא ניגשו אליו
 - שהסתיימו ב-hit, ומספר הגישות שהסתיימו ב-Data cache שהסתיימו ב-miss (עבור התרגום בלבד, לא כולל הפניות להבאת הנתון עצמו).

הניחו כי בתחילת הסידרה כל ה-caches ריקים.

D\$ num misses	D\$ Num hits	PML3 hit/miss/ n.a.	PML2 hit/miss/ n.a.	TLB hit/ miss	כתובת
					FFFF FBA9 8765 4321
					FFFF FBA <u>A</u> 8765 4321
					FFFF FB B 9 8765 4321
					FFFF F <u>C</u> A9 8765 4321
					FFFF FB <u>C</u> 9 8765 4321

						הסבירו	? <u>1</u> '	שבטעיןי
-						<u></u>		
 								
זכתובת מווירטואז	ביל לתרגום ו	cach במק	e-של ה	et-לפנות ל	האם ניתן	: לנתון, ו בירו	בגישר ? הס	4 נק') ו 'פיזיות'
הכתובת מווירטואל	ביל לתרגום ו	cach במק	se של ה-e	לפנות ל-t€	האם ניתן	; לנתון, ו בירו	בגישה ? הס	4 נק') ו 'פיזיות'
הכתובת מווירטואל 	ביל לתרגום ו	cach במק	se של ה-ee	לפנות ל-t	האם ניתן	: לנתון, ו בירו	בגישה ? הס	4 נק') ו 'פיזיות?
הכתובת מווירטואל 	ביל לתרגום ר	cach במק	e-של ה	לפנות ל-et	האם ניתן	; לנתון, ו בירו	בגישה ? הס	4 נק') ו 'פיזיות'
זכתובת מווירטואל -	ביל לתרגום ר	cach במק	e-של ה	לפנות ל-et	האם ניתן	: לנתון, ו בירו	בגישה ? הס	4 נק') ו 'פיזיות'
הכתובת מווירטואל	ביל לתרגום ו	cach במק	e-של ה	לפנות ל-t	האם ניתן	; לנתון, ו בירו	בגישה ? הס 	4 נק') ו 'פיזיות'
הכתובת מווירטואל	ביל לתרגום ר	cach במק	e-a של ה	לפנות ל-t	האם ניתן	: לנתון, ו	בגישה ? הס 	4 נק') ו 'פיזיות?

						_
- 						
						_
דרשים על מנת	וה הם השינויים הנ	נ בסעיף ד'), מ	לא התחשבוח	ו המקורית (ל	יחס לשאלר	(4 נק') ב
דרשים על מנת	וה הם השינויים הנ גודל הדפים ?	לי לשנות את	52 סיביות, מב	2-הוירטואלי ל	ת המרחב ו	להגדיל א
דרשים על מנת	וה הם השינויים הנ גודל הדפים ? ז הכתובת החדש.	לי לשנות את	52 סיביות, מב	2-הוירטואלי ל	ת המרחב ו	להגדיל א
דרשים על מנת	גודל הדפים ?	לי לשנות את	52 סיביות, מב	2-הוירטואלי ל	ת המרחב ו	להגדיל א
דרשים על מנת	גודל הדפים ?	לי לשנות את	52 סיביות, מב	2-הוירטואלי ל	ת המרחב ו	להגדיל א
דרשים על מנת	גודל הדפים ?	לי לשנות את	52 סיביות, מב	2-הוירטואלי ל	ת המרחב ו	להגדיל א
דרשים על מנת	גודל הדפים ?	לי לשנות את	52 סיביות, מב	2-הוירטואלי ל	ת המרחב ו	להגדיל א
דרשים על מנת	גודל הדפים ?	לי לשנות את	52 סיביות, מב	2-הוירטואלי ל	ת המרחב ו	להגדיל א
דרשים על מנת	גודל הדפים ?	לי לשנות את	52 סיביות, מב	2-הוירטואלי ל	ת המרחב ו	להגדיל א
דרשים על מנת	גודל הדפים ?	לי לשנות את	52 סיביות, מב	2-הוירטואלי ל	ת המרחב ו	להגדיל א

('נק') 24) <u>Cache שאלה 2</u>

נתון מעבד בעל הירארכית הזיכרון הבאה:

- .L2 מוכל ב-8KBytes בתים בשורה, גודל 64 ,Direct Mapped :L1 I-Cache (I\$)
- (Cache (D\$) בתים בשורה, גודל 16Kbytes, מדיניות 16Kbytes, מדיניות 16Kbytes, מדיניות 16Kbytes, מדיניות LRU. מוכל ב-L2.
- 2-Way set associative :L2 cache, מדיניות החלפה 2-Way set associative :L2 cache .L1 caches מעודכן בכל פעם שיש פנייה ל-L2 caches באחד מה-LRU

נתון קטע הקוד הבא: (הקבועים הם בבסיס 10) for (int k=1; $i \le 10$; i++) for (int i=0; i< 100; i++) // rows // columns for (int j=0; j<200; j++) $S += A[i][j]^k;$ המערך [200][200] הוא מערך דו-מימדי שבו כל איבר הוא בגודל 8 בתים. A מתחיל בכתובת 0x800000 (הקידומת 0x מציינת מספר בבסיס 16). . מאוחסנים כל אחד ברגיסטר S, i, j הקומפיילר מייצר 16 פקודות מכונה למימוש קטע הקוד. כל פקודה היא באורך קבוע של 4 בתים והקוד מתחיל בכתובות 0x4000000. נתון כי בתחילת ביצוע התכנית כל זיכרונות המטמון ריקים. א. (2 נק') המערך פרוש בקטע רציף בזכרון לפי שורות: תחילה כל האיברים של שורה i=0, אחריה כל האיברים של שורה i=1, וכו'. תנו נוסחה לכתובת של איבר [i][i] בזיכרון. ב. (3 נק') עבור ביצוע קטע הקוד כולו, מהו ה- D\$- hit rate ? הסבירו

ת סדר הלולאות	אם נהפוך או	hit ra ב-¢ט	יהיה ה- פזנ	קוד כולו, מה			ג. (3 נק') ע ' של i ו-j
ו בודדת לשורה ב-\$I זלולאות החיצוניות הכוללת ל-\$D.	את הקוד מה	י כל פניה ל- וית, כולל הב	pipe, ושלפנ ורציה הנוכר	elined אינו הנדרש באינ	ח שהמעבז ז כל הקוד	יטות נני יאים או	לשם פש שבה מב
					-		

ישם פשטות יש להזניח את ההשפעה של פניות להבאת קוד מה-L2 cache. (6 נק') כיצד ניתן לשנות את קטע הקוד, כך שה-hit rate ב-\$D ישתפר משמעותית ? להו ה-hit rate לאחר השינוי ? הסבירו		ה- hit rate ב-hit rate?		
		יל פניות להבאת קוד מה-L2 cache	להזניח את ההשפעה ש	לשם פשטות יש
				<u> </u>
	-			
		3		
		_		
				
		_		
	עותית ?	. כר שה-hit rate ב-D\$ ישתפר משמ	נו לשנות את קטע הקוד.	(6 נק' <i>)</i> כיצד ניח
		,		
			112011: 12011 111101	The fate if in.
	-			_
		_		
				
		_		
		-		

(נק') Out-Of-Order Execution – 3 שאלה

- א. (23 נק') יש למלא את הטבלה שבהמשך. לכל פקודה יש לרשום:
- של הפקודה. R3, R2, R1 ערכי הרגיסטרים הארכיטקטוניים לאחר + R3, R2, R1
- בלבד. store עבור פקודות load ו-store בלבד. **כבר מולאו** − מתובת הגישה לזיכרון עבור פקודות
 - בלבד. store- ערך זיכרון שנקרא או נכתב עבור פקודות load ו-store בלבד.
- T alloc בו מבוצעת אלוקציה: עד 3 פקודות בכל מחזור, החל מ- 1 = 1. ניתן לבצע אלוקציה T alloc •
 T alloc שסיפק ה-frontend במחזור יש מקום הן ב-ROB.
 - ב-ROB יש **30 כניסות**, וב-RS יש **4 כניסות**. Store תופסת מקום אחד ב-ROB וב-RS. ○
- ◆ src2 ,src1: מספרי הרגיסטרים המשמשים כ-sources לפקודה: Pi עבור רגיסטר פיזי, ו-Ri במידה וקוראים ישירות את הרגיסטר הארכיטקטוני.
- עבור src1 :store הרגיסטר המשמש לחישוב הכתובת. src2 הרגיסטר המכיל את הנתון.
 - עבור פקודת [jump if zero) JZ: פקודת קפיצה מותנית: בצע קפיצה אם Zero flag=1:
- -0. שתוצאת החישוב שלה היא 0 מעדכנת את הדגל ל-1 ואחרת ל-0. פקודת Add, Sub) ALU שתוצאת החישוב שלה היא
 - הדגל מהווה dst נוסף של פקודות ALU, ומשמש כ-src עבור פקודת
- . אם ארכיטקטוני. וZ-i, i, ו-Z אם ארכיטקטוני. PZi בדומה לרגיסטרים: ידומה PZi אם ארכיטקטוני. דומה לרגיסטרים: ידומה לרגיסטרים: ידומה לרגיסטרים: PZi אם ארכיטקטוני.
 - T src2 ready , T src1 ready: הזמן בו מוכן כל אחד ערכי ה-sources לפקודה. אם ה-src כבר מוכן בזמן האלוקציה, אז זמן זה יהיה שווה לזמן האלוקציה. אחרת, זמן זה שווה ל-T data ready של הפקודה שמחשבת את הערך של ה-src.
 - ד: הזמן בו הפקודה נשלחת לביצוע. הניחו כי ישנן אינסוף יחידות ביצוע. T exe
 - פקודה יכולה להיכנס לביצוע לכל המוקדם במחזור שלאחר האלוקציה.
 - o פקודה נכנסת לביצוע במחזור השעון שלאחר המחזור בו כל ה-src-ים מוכנים. פקודת store ⊙ נכנסת לביצוע במחזור השעון שלאחר המחזור בו src1 (המשמש לחישוב הכתובת) מוכן.
 - ס פקודת מוצאת מה-RS במחזור שלאחר הביצוע שלה (Texe+1), וכבר במחזור זה פקודה
 חדשה יכולה לבצע alloc ולהשתמש במקום שהתפנה.
 - שנשלח לביצוע בזמן t=Texe, או שהוסר עבורו תנאי חסימה קודם :Load block code עבור (רישמו את כל תנאי החסימה לפי הסדר): בזמן t+1 לפי הסדר (רישמו את כל תנאי החסימה לפי הסדר):
 - unknown store address חסימה כתוצאה מ− 1 סימה כתוצאה
 - waiting for store data חסימה כתוצאה מ 2
 - :T data ready •
 - עבור פקודות ALU עבור פקודות c
 - עבור load שהוסרו עבורו כל תנאי החסימה בזמן t או שבוצע בזמן t שהוסרו עבורו כל תנאי
 - .t+3 בזמן:store to load forwarding או שיש load- במידה וה-load eart- בזמן
 - אחר (t'+9, t+3) בזמן: t'<t בזמן cache-אחר לאותה שורה ב-load אחר בוצע -
 - .t+9 אחרת, בזמן –

- שבור store: מחזור השעון בו הן ה-data לכתיבה לזיכרון והן הכתובת מוכנים.
 - .T data ready = max(Texe+1, T src2 ready) כלומר –
- load דועה בזמן זה מוסר תנאי החסימה של t=Texe+1 הכתובת של ה-store ידועה בזמן t=Texe+1 בזמן זה מוסר תנאי הרסם store על store על store ע"י ה-store ע"י ה-store ע"י ה-store ע"י ה-store ע"י ה-store על בזמן t=t=texe+1 על אונחסם ע"י ה-store מער ע"י ה-store ארך שמבוצע בזמן ארן נחסם.
- עבור פקודת שגוי, מבוצע flush בזמן 1+Texe, והפקודות מהמסלול הנכון מבצעות עבור פקודת Texe+1 עם חיזוי שגוי, מבוצע
 עבור פקודת Texe+4 (במידה ואין סיבה אחרת שמעכבת את האלוקציה).
 - ר. בכל מחזור. Commit לעד **3 פקודות** בכל מחזור. commit מרובעת בכל מחזור. T commit
 - .T data ready+1 החל מזמן commit פקודה יכולה לבצע
 - פקודת מוצאת מה-ROB במחזור שלאחר Tcommit+1) commit), וכבר במחזור זה פקודה מקודת מוצאת מה-alloc ולהשתמש במקום שהתפנה.

• הנחות:

- ס הכתובות הן פיזיות (אין צורך בתרגום). כל הערכים המספריים הם בבסיס 16. כ
- . ריק בתחילת הביצוע. write no allocate $.32_{10}$ B = 20_{16} B אודל שורה: L1 data cache
- זמן האלוקציה של פקודה 2 הוא 2 וזאת מכיוון שה-frontend לא יכול היה לספקה בזמן 1.
 - בטבלה רשומות אך ורק הפקודות מהמסלול הנכון.
- ב. (5 נק') עבור ריצת התוכנית שמצאתם בסעיף א', מלאו לכל מחזור שעון שבטבלה שבסעיף זה את נתוני ה-Top level breakdown.
 - שימו-לב שהן מחזורי השעון והן הנתונים הממולאים מתייחסים לזמן האלוקציה של הפקודות.
 - עמודות שמעבר לזמן האלוקציה האחרון בתוכנית יש להשאיר ריקות.
 - הניחו כי החל מהמחזור השני ה-frontend יכול לספק 3 פקודות למחזור.
 - . הניחו כי במהלך המסלול השגוי אין חסימה של אלוקציה כתוצאה מ-RS או ROB מלאים.

Cycle	1	2	3	4	5	6	7	8	9	10	11
Back-end Stall											
Issue Slot 0											
Issue Slot 1											
Issue Slot 2											
Frontend Bound											
Backend Bound											
Retiring											
Bad Speculation											

Pdst	instruction	R1	R2	R3	addr	data	src1	src2	T alloc	T src1 ready	T src2 ready	T exe	block code	T data ready	T commit
0	load R3 ← m[R2+10]	10	10	50	20	50									
1	add R2 ← R2 + R1	10	20	50											
2	store m[R2+20] ← R3	10	20	50	40	50			2						
3	sub R1 ← R2 – 20	0	20	50											
4	load R2 ← m[R1+40]	0	50	50	40	50									
5	store m[R3+10] ← R1	0	50	50	60	0									
6	JZ 1000 wrongly predicted	0	50	50											
7	load R3 ← m[R1+30]	0	50	40	30	40									
8	add R1 ← R2 + R3	90	50	40											

('נק') <u>Power/Performance – 4 שאלה</u>

נתון מעבד 1 בעל הנתונים הבאים:

- קיבול הדינאמי כפונקציה של ה IPC של האפליקציה המורצת: Cdyn = IPC × 700pF.
 - 4mm² :שטח

נתון מעבד 2 בעל הנתונים הבאים:

- קיבול הדינאמי כפונקציה של ה IPC של האפליקציה המורצת: Cdyn = IPC × 800pF.
 - 5mm² :שטח
 - עבור אפליקציה נתונה, IPC גבוה ב-20% מזה של מעבד 1 •

עבור שני המעבדים:

- .0.3W/mm² ליחידת שטח: (Leakage Power) ההספק סטטי
- נקודות מתח ותדר אפשריות: (בטבלה עמודות נוספות לשימושכם בפיתרון)

מתח ב Volt's	תדר ב Ghz		
0.60	1.0		
0.65	1.1		
0.70	1.3		
0.75	1.5		
0.80	1.8		
0.85	2.3		
0.90	2.8		
1	3.4		
1.1	4.0		

נתונה מערכת שההספק המוקצה בה עבור המעבד הוא 5W. המערכת מריצה אפליקציה שעבורה מעבד 1 משיג IPC של 2.

. IPS (instruction per second) = IPC × Frequency נתון מדד הביצועים הבא:

א. (5 נק') מהו ה-IPS של מעבד 1 במערכת הנתונה? יש לפרט את החישוב ולהסביר

_		

								<u>_</u>		
	להסביר	החישוב ו	פרט את	ישי?	נ הנתונה	במערכר	מעבד 2	של IP:	הו ה-S	5 נק') מ
										_
										_
								<u>-</u>		
										_
	-						. מואכם			
רכת מקצו מטרה הב	מי, המעו נקציית הו	עודף תר בהינתן פוו	ידה וקיים ו תבחרו נ	כך שבמ מעבדים	מיזה מה	באופצייו שניות. נ ש להסב	למספר '	ל 10W	ספק ש	מעבד ה
רכת מקצו מטרה הב	מי, המעו נקציית הו	עודף תר בהינתן פו	ידה וקיים ו תבחרו נ	כך שבמ מעבדים	מיזה מה	שניות. נ	למספר '	ל 10W	ספק ש	מעבד ה
רכת מקצו מטרה הב	מי, המער נקציית הו	עודף תר בהינתן פונ	ידה וקיים ו תבחרו נ	כך שבמ מעבדים	מיזה מה	שניות. נ	למספר '	ל 10W	ספק ש	מעבד ה
רכת מקצו מטרה הב	מי, המעו נקציית הו	עודף תר בהינתן פוו	ידה וקיים ו תבחרו נ	כך שבמ מעבדים	מיזה מה	שניות. נ	למספר '	ל 10W	ספק ש	מעבד ה
רכת מקצו מטרה הב	מי, המער נקציית הו	עודף תר בהינתן פונ	ידה וקיים ו תבחרו נ	כך שבמ מעבדים	מיזה מה	שניות. נ	למספר '	ל 10W	ספק ש	מעבד ה
רכת מקצו מטרה הב	מי, המעו נקציית הו 	עודף תר בהינתן פונ	ידה וקיים ו תבחרו נ	כך שבמ מעבדים	מיזה מה	שניות. נ	למספר '	ל 10W	ספק ש	מעבד ה
רכת מקצו מטרה הב	מי, המעו נקציית הו	עודף תר בהינתן פונ	ידה וקיים ו תבחרו ב	כך שבמ מעבדים	מיזה מה	שניות. נ	למספר '	ל 10W	ספק ש	מעבד ה
רכת מקצו מטרה הב	מי, המער נקציית הו 	עודף תר בהינתן פונ	ידה וקיים ו תבחרו ב	כך שבמ מעבדים	מיזה מה	שניות. נ	למספר '	ל 10W	ספק ש	מעבד ה

<u>שאלה 5 – חיזוי קפיצות (</u>8 נק')

נתונה סידרת הקפיצות המחזורית הבאה: ... 11001001 11001001 יהי N אורך ההיסטוריה המינימלי המאפשר חיזוי מושלם של הסידרה הנתונה במצב היציב.

א אחוז החיזוי הנכון (במצב היצי. ה ? יש להסביר:	ן') מהו הוא אחוז החיזוי הנכון (במצב היציב) של חזאי בעל ו רה הנתונה ? יש להסביר	(4 נז הסיד
<u>~</u>		
<u>~</u>		
<u>~</u>		
יש חיזו N עבור אורך היסטוריה	יש חיזוי מושלם של הסיז N ק') הראו שעבור אורך היסטוריה	(4 מי
יש חיזו N אעבור אורך היסטוריה	יש חיזוי מושלם של הסיז N ק') הראו שעבור אורך היסטוריה	(4 ני <i>י</i>
יש חיזו N שעבור אורך היסטוריה -	ן') הראו שעבור אורך היסטוריה N יש חיזוי מושלם של הסיז	(4 בי
יש חיזו N שעבור אורך היסטוריה	ן') הראו שעבור אורך היסטוריה N יש חיזוי מושלם של הסיז	(4 ני
שעבור אורך היסטוריה N יש חיזו	ן') הראו שעבור אורך היסטוריה N יש חיזוי מושלם של הסיז	(4 ני
שעבור אורך היסטוריה N יש חיזו	ן') הראו שעבור אורך היסטוריה N יש חיזוי מושלם של הסיז	(4 ני