
Informations générales

Le rendu pour ce laboratoire se fera **par groupe de deux**, chaque groupe pourra rendre son travail avant la date mentionnée sur Cyberlearn.

Ce laboratoire se déroule sur **une séance** et sera évalué de la façon suivante :

- Évaluation du circuit rendu
- Évaluation des réponses aux questions

NOTE 1 : Afin de ne pas avoir de pénalité, pensez à respecter les points suivants

- Toutes les entrées d'un composant doivent être connectées. (-0.1 sur la note par entrée non-connectée)
- Lors de l'ouverture de Logisim, bien préciser vos noms en tant que User
- Ne pas modifier (enlever/ajouter/renommer) les entrées/sorties déjà placées
- Contrairement à ce que vous avez pu voir en cours, merci de ne pas utiliser des portes XOR sur plus d'un bit.

NOTE 2 : Lors de la création de votre circuit, tenez compte des points suivants afin d'éviter des erreurs pendant la programmation de la carte FPGA :

- Nom d'un circuit $\neq$ Label d'un circuit
- Nom d'un signal (Pin) $\neq$ Label et/ou Nom d'un circuit, toutes les entrées/sorties doivent être nommées
- Les composants doivent avoir des labels différents

NOTE 3 : Nous vous rappelons que si vous utilisez les machines de laboratoire situées au niveau A, il ne faut pas considérer les données qui sont dessus comme sauvegardées. Si les machines ont un problème, nous les remettons dans leur état d'origine et toutes les données présentes sont effacées. Pensez à sauvegarder votre travail sur un autre support.

Outils

Pour ce laboratoire, vous devez utiliser les outils disponibles sur les machines de laboratoire (A07 / A09) ou votre ordinateur personnel avec Logisim installé.

⚠ La programmation d'un FPGA ne peut se faire que sur les ordinateurs présents dans les salles (A07/A09).

Fichier Logisim fourni

Vous devez télécharger à partir du site Cyberlearn le projet Logisim dédié à ce laboratoire.

Le projet contient certaines des entités que vous allez réaliser dans le cadre de ce laboratoire. Vous devrez compléter ces entités et en créer de nouvelles afin de réaliser les fonctions demandées.

De plus, ne modifiez surtout pas les noms des entrées/sorties déjà placées dans ces entités et n'ajoutez pas d'entrée/sortie supplémentaires.

Contexte du laboratoire

Cette manipulation a pour objectif de concevoir puis de développer un système logique simple. Ensuite, celui-ci sera intégré dans un circuit logique programmable, de type CPLD, afin de tester en pratique la solution conçue.

Nous souhaitons réaliser un transcodeur permettant de convertir un nombre binaire de 3 bits en une valeur linéaire sur 8 bits. Ce transcodeur est souvent appelé « Bar Display Driver », correspondant à l'affichage d'une valeur binaire sur un bargraphe (vumètre).

Spécification

Voici le symbole et les entrées/sorties du système :



Nom	Dir.	Taille	Description
en_i	in	1	Entrée d'activation du transcodeur
sel_i	in	1	Entrée de sélection de mode
bin_i	in	3	Valeur d'entrée binaire
lin_o	out	8	Valeur de sortie : représentation linéaire

Exemples de cas de la table de vérité du fonctionnement :

en_i	sel_i	bin_i(2..0)			lin_o(7..0)							
		2	1	0	7	6	5	4	3	2	1	0
0	0	0	1	1	0	0	0	0	0	0	0	0
1	0	0	0	0	0	0	0	0	0	0	0	1
1	0	1	0	0	0	0	0	1	1	1	1	1
1	0	1	1	1	1	1	1	1	1	1	1	1
1	1	0	0	0	1	1	1	1	1	1	1	1
1	1	1	0	0	0	0	0	0	1	1	1	1
1	1	1	1	1	0	0	0	0	0	0	0	1

Le comportement du transcodeur est défini comme suit :

- Lorsque $en_i = 0$, toutes les sorties lin_o sont à 0, quelle que soit la valeur de bin_i et sel_i .
- Lorsque $en_i = 1$ et $sel_i = 0$ (**mode barre croissant**) : le nombre de bits à 1 dans lin_o s'incrmente en partant du bit de poids faible en fonction de la valeur de bin_i .
- Lorsque $en_i = 1$ et $sel_i = 1$ (**mode barre décroissant**) : le nombre de bits à 1 dans lin_o décroît en partant du bit de poids fort en fonction de la valeur de bin_i .

Travail à effectuer

1 Équations et table de vérité

Étape 1 : Table de vérité complète

QUESTION 1 : En vous basant sur la spécification et les exemples fournis, complétez la table de vérité disponible en annexe pour $en_i = 1$.

Étape 2 : Équations algébriques

QUESTION 2 : À l'aide de la table de Karnaugh, déduire l'équation algébrique simplifiée pour chacune des sorties $lin_o(7..0)$ en fonction de en_i, sel_i et $bin_i(2..0)$.

2 Implémentation Logisim

Téléchargez à partir de Cyberlearn le projet Logisim dédié à ce laboratoire.

Étape 3 : Implémentation du circuit **bin_lin**

Complétez le circuit **bin_lin_3a8** dans le projet `labo_bin_lin.circ`. Vous pouvez vous aider des équations algébriques simplifiées obtenues à l'étape précédente.

Vous avez le droit de créer des sous-circuits si nécessaire pour simplifier votre implémentation.

Étape 4 : Finalisation et chronogramme

Simulez votre circuit, vous pouvez utiliser pour cela le circuit **bin_lin_3a8_sim**.

QUESTION 3 : Générer un ou plusieurs chronogrammes dans Logisim prouvant le fonctionnement correct de votre circuit.

Complétez le circuit **bin_lin_3a8_top**. L'annexe Utilisation du module **SUBD25** avec 25 LED vous donne des indications sur la manière de connecter votre circuit aux LED.

Rendu

Ce laboratoire est réalisé par groupe de 2.

Pour ce laboratoire, chaque groupe devra rendre :


- votre projet Logisim : **labo_bin_lin.circ**
- un fichier contenant la table de vérité complétée, les équations algébriques simplifiées et les chronogrammes prouvant le fonctionnement de votre circuit (format image)

Vous devez déposer le rendu sur Cyberlearn jusqu'à la date indiquée dans l'espace de rendu consacré à votre classe.

Intégration sur la carte avec le module SUBD25

Nous disposons d'un module **SUBD25** permettant de contrôler 25 LED. Ce module peut être utilisé pour visualiser l'état des sorties de votre circuit **bin_lin_3a8_top**.


Le module **SUBD25** avec 25 LED et 8 interrupteurs se présente ainsi :



Vue du montage de la carte avec le module **SUBD25** :



Dans Logisim, pour l'implémentation, vous devez assigner les entrées/sorties sur la **MaxV** comme indiqué ci-dessous.



Annexes

Table de vérité (en_i = 1)

sel_i	bin_i(2)	bin_i(1)	bin_i(0)	lin_o(7)	lin_o(6)	lin_o(5)	lin_o(4)	lin_o(3)	lin_o(2)	lin_o(1)	lin_o(0)
0	0	0	0								
0	0	0	1								
0	0	1	0								
0	0	1	1								
0	1	0	0								
0	1	0	1								
0	1	1	0								
0	1	1	1								
1	0	0	0								
1	0	0	1								
1	0	1	0								
1	0	1	1								
1	1	0	0								
1	1	0	1								
1	1	1	0								
1	1	1	1								