## TUGAS LAPORAN AKHIR RING OSCILATOR DIVAIS SEMIKONDUKTOR DAN RANGKAIAN TERINTEGRASI



#### Disusun oleh:


Nama : Yohanes Stefanus NRP : 5022211089 Github : ringosc yohanes

repository


# INSTITUT TEKNOLOGI SEPULUH NOPEMBER TEKNIK ELEKTRO 2023/2024

#### Rangkaian:


Rangkaian ring oscillator terdiri dari beberapa inverter yang dihubungkan secara seri. Adapaun dasar yang menjadi penyusun rangkaian ring oscillator adalah mosfet berjenis cmos tipe n dan p yang dihubungkan seri. Berikut adalah rangkaian inverternya:



Kedua MOSFET tersebut menggunakan ukuran width dan length yang sama, yakni width sebesar 1 mikron dan length sebesar 0,15 mikron. Lalu rangkaian inverter tersebut digabung menjadi satu modul inverter. Dari modul inverter tersebut, dapat dirangkai ring oscillator dengan menggunakan 5 modul inverter sebagai berikut:





Lima rangkaian inveter yang dirangkai secara seri tersebut akan membentuk sebuah ring oscillator. Ring oscillator bekerja dengan memanfaatkan switching time yang dimiliki oleh sebuah MOSFET. Ketika output pada MOSFET pertama dalam kedaan LOW, maka MOSFET selanjutnya akan menghasilkan sinyal HIGH. Ketika output HIGH inverter kedua diterima oleh inverter ke 3, maka MOSFET selanjutnya akan menghasilkan sinyal LOW dan begitupun selanjutnya hingga ke MOSFET yang ke 5. Proses ini terus berulang sehingga menghasilkan sinyal yang berosilasi. Rangkaian ring oscillator tersebut dibuat ke dalam satu simbol sehingga menghasilkan blok sebagai berikut:



Untuk mensimulasikan rangkaian di atas, digunakan beban kapasitor sebesar 1 Farad dan dengan tegangan input sebesar 1,8 Volt. Berikut adalah hasil simulasi rangkaian di atas menggunakan NGSPICE.

#### Simulasi:







Pada simulasi di atas, grafik menyerupai grafik charge-discharge dari sebuah kapasitor karena beban yang digunakan merupakan beban kapasitif. Tegangan puncak mencapai 1,9 Volt dan dengan periode osilasi sebesar 0,3 nS. Waktu switching yang terjadi dapat diperbesar dan diperkecil dengan mengubah lebar dari gate MOSFET yang digunakan. Semakin lebar gate MOSFET, switching timenya akan semakin besar. Selain itu, pada grafik diatas juga terdapat overshoot yang dapat dikompensasi dengan menggukanan rangkaian induktor.

#### **Layout:**

Ring oscilator pada tugas kali ini terdiri dari 5 rangkaian inverter cmos yang dirangkaian secara seri. Pada tugas sebelumnya saya telah membuat skematik inverter dan ring oscilator menggunakan software xschem. Selain itu, skematik ring oscilator tersebut juga sudah saya lakukan simulasi spice menggunakan software ngspice. Pada tugas kali ini saya sudah membuat layout IC dari rangkaian inverter dan ring oscillator menggunakan software magic vlsi. Berikut ini adalah layout dari modul inverter.



Transistor pada layout tersebut berjenis nfet dan pfet. Transistor tersebut memiliki ukuran lebar sebesar 0,5 mikron dan panjang sebesar 0,15 mikron. Ukuran tersebut merupakan ukuran dari gate transistor berjenis FET. Layout IC tersebut terdiri dari lapisan nwell, ndiffusion, pdiffusion, psubstratepdiffusion, nsubstratendiffusion, polysilicon, local interconect, metal 1, dan via interconect. Layout inverter tersebut kemudian di gabungkan menjadi ring oscillator sebagai berikut.



#### Validasi:

#### 1. DRC Error


Pada rangkaian di atas, tidak ada error yang ditemukan pada DRC. Hal ini dapat dilihat dengan command drc why pada terminal tkcon.



#### 2. LVS (layout versus schematic)

Pada saat pengecekan LVS, layout ring oscillator yang saya buat tidak terdeteksi komponen-komponennya oleh LVS.

#### Command:



#### Respon:


Terlihat bahwa rangkaian ke-2, yaitu layout ring oscillator, tidak terdeksi ada komponen oleh netgen. Sejauh laporan ini di buat saya belum menemukan solusi dari permasalahan tersebut.

#### **Post Layout Simulation:**


Setelah layout dan pengecekan LVS telah selesai, saya melakukan simulasi perbandingan respon input output pada layout dan skematik menggunakan software ngspice. Berikut adalah file simulasi spice pada layout ring oscillator.

#### ringosc3\_layout.spice File Edit Selection View Go Run Terminal Help ringosc3\_layout.spice × \* NGSPICE file created from ringosc3 layout.ext - technology: sky130A .subckt inverter1 VP A VN Y X0 Y A VN VN skyl30 fd\_pr\_\_nfet\_01v8 ad=0.175 pd=1.7 as=0.175 ps=1.7 w=0.5 l=0.15 X1 Y A VP VP skyl30\_fd\_pr\_\_pfet\_01v8 ad=0.175 pd=1.7 as=0.175 ps=1.7 w=0.5 l=0.15 CO Y A 0.03244f C1 VP Y 0.063905f C2 VP A 0.092764f C3 Y VN 0.179197f C4 A VN 0.307849f C5 VP VN 0.485657f .ends .subckt ringosc3\_layout Xinverter1\_0 VP OUT VN inverter1\_1/A inverter1 Xinverter1\_4 VP inverter1\_1/A VN inverter1\_2/A inverter1 Xinverter1\_2 VP inverter1\_2/A VN inverter1\_3/A inverter1 Xinverter1\_3 VP inverter1\_3/A VN inverter1\_4/A inverter1 Xinverter1\_4 VP inverter1\_4/A VN OUT inverter1 **d** C0 OUT inverter1\_2/A 0.089434f C1 inverter1\_1/A OUT 0.1053f C2 inverter1\_3/A inverter1\_2/A 0.025654f C3 inverter1\_2/A VP 0.043191f C4 inverter1\_1/A VP 0.042394f C5 VN inverter1\_2/A 0.021874f C6 inverter1\_1/A VN 0.021874f C7 inverter1\_3/A OUT 0.08932f C8 OUT inverter1\_4/A 0.100293f C9 OUT VP 0.398952f C10 VN OUT 0.360335f Cll inverterl 3/A inverterl 4/A 0.025654f Cl2 inverterl 3/A VP 0.043191f Cl3 inverterl 3/A VN 0.021874f C14 VP inverter1 4/A 0.037689f C15 inverter1\_1/A inverter1\_2/A 0.025654f C16 VN inverter1\_4/A 0.021285f C17 VN VP -0.18877f C18 VN 0 -0.185934f C19 VP 0 2.19741f C20 inverter1\_4/A 0 0.397168f C21 inverterl\_3/A 0 0.378309f C22 inverterl\_2/A 0 0.378309f C23 inverterl\_1/A 0 0.391588f (2) C24 OUT 0 0.574507f .ends

Berikut ini adalah hasil simulasi layout dan skematik menggukan ngspice:



Simulasi Layout



Simulasi skematik

Pada simulasi tersebut, terlihat bahwa hasil simulasi layout memiliki periode osilasi sebesar T=0.5 nS dan frekuensi sebesar f=2 GHz. Sedangkan, hasil simulasi skematik memiliki periode T=0.25 nS dan frekuensi sebesar f=4 GHz. Dari hasil tersebut, dapat disimpulkan bahwa hasil layout menyebabkan rangkaian ring oscilator memiliki frekuensi yang setengah kali lebih rendah dibanding dengan hasil simulasi skematik. Hal ini disebabkan karena pada layout yang dibuat terdapat komponen kapasistif yang terbentuk sehingga menyebabkan delay yang terjadi pada sinyal yang melintas di dalam IC ring oscillator tersebut.

### **Repository:**

https://github.com/yohanesstef/dsrt2024 Ring-Oscilator Yohanes-Stefanus\_5022211089.git