

# FT62F08X Application note



# 目录

1. 高级	级定时器 TIM1	4
1.1. 楔	寺性	4
1.2.	<b>亰理框图</b>	5
	功能描述	
1.3.1.	7 比加足	
1.3.1.1		
1.3.1.2		
1.3.1.3		
1.3.1.4		
1.3.1.5		
1.3.2.		
1.3.2.1		
1.3.2.2		
1.3.2.3	3. slave 模式控制	11
1.3.3.	捕捉比较通道	13
1.3.3.1	1. 捕捉输入通道	14
1.3.3.2		
1.3.3.3	3. 死区产生	16
1.3.3.4	1. 输出控制	16
1.3.4.	TIM1 中断	17
1.3.5.	故障刹车源	18
1.3.6.	前沿消隐	19
1.4.	ラ TIMER1 相关寄存器汇总	21
1.4.1.		
1.4.2.	TIM1SMCR,地址: 0x213	23
1.4.3.		
1.4.4.	TIM1SR1,地址: 0x216	24
1.4.5.	TIM1SR2,地址: 0x217	25
1.4.6.	TIM1EGR,地址: 0x218	26
1.4.7.	TIM1CCMR1,地址: 0x219	26
1.4.8.	TIM1CCMR2,地址: 0x21A	28
1.4.9.	TIM1CCMR3,地址: 0x21B	29
1.4.10	). TIM1CCMR4,地址:0x21C	30
1.4.11.	. TIM1CCER1,地址: 0x21D	31
1.4.12.	. TIM1CCER2,地址: 0x21E	32
1.4.13.	. TIM1CNTRH,地址: 0x28C	32
1.4.14.	. TIM1CNTRL,地址:0x28D	32
1.4.15.	. TIM1PSCRH,地址: 0x28E	33
1.4.16.	. TIM1PSCRL,地址:0x28F	33
1.4.17.		
1.4.18.	. TIM1ARRL,地址: 0x291	34



## **Fremont Micro Devices**

# FT62F08X 应用笔记

1.4.19.	TIM1RCR,地址: 0x292	
1.4.20.	TIM1CCR1H,地址: 0x293	34
1.4.21.	TIM1CCR1L,地址: 0x294	35
1.4.22.	TIM1CCR2H,地址: 0x295	
1.4.23.	TIM1CCR2L,地址: 0x296	
1.4.24.	TIM1CCR3H,地址: 0x297	
1.4.25.	TIM1CCR3L,地址: 0x298	36
1.4.26.	TIM1CCR4H,地址: 0x299	
1.4.27.	TIM1CCR4L,地址: 0x29A	36
1.4.28.	TIM1BRK,地址: 0x29B	
1.4.29.	TIM1DTR,地址: 0x29C	
1.4.30.	TIM1OISR,地址: 0x29D	
1.4.31.	LEBCON 寄存器,地址 0x41C	39
2 应用范	<b>.</b> .例	39



## 62F08x\_TIM1\_PWM 的应用

#### 1. 高级定时器 TIM1

# 1.1.特性

- 16bit 的向上计数、向下计数或者上/下计数器,支持自动重载;
- 支持可编程预分频的计数时钟;
- 支持4个独立的捕捉比较通道,通道可支持:
  - 输入捕捉
  - 输出比较
  - 边沿或中心对称 PWM
  - 单脉冲输出
  - 6步PWM
- PWM 互补输出和可编程死区时间;
- 支持多 timer 同步工作;
- 可编程的重复计数器;
- 刹车功能,使输出停止在一个复位态或者一个预设状态
- 中断事件:
  - 更新事件: 计数器溢出, 计数器初始化
  - 触发事件: 触发计数开始与停止, 计数器初始化或外部触发事件
  - 输入捕捉事件
  - 输出比较事件
  - 刹车输入有效事件
- 外部时钟的触发计数
- 前沿消隐

# 1.2. 原理框图




图 10.1 Timer1 原理框图

# 1.3. 功能描述

整个 Timer1 可以分为三个大的功能部分: 计数基本单元、计数控制和捕捉比较通道。计数基本单元分为向上/向下计数器、自动加载寄存器、重复计数器和预分频器; 计数控制器又分为计数触发源,模式控制; 捕捉比较通道分为捕捉输入通道,输出比较通道,死区产生和输出控制。

## 1.3.1. 计数基本单元




图 10.2 计数基本单元

16 位计数器, 预分频器, 自动重载寄存器和重复计数寄存器都能由软件进行读写。

自动重载寄存器由一个预加载寄存器和一个影子寄存器组成。

写自动重载寄存器的两种方式:

- 自动重载预加载使能(T1ARPE=1)。在这种模式下,写入自动重载寄存器的数值保存在预加载寄存器中,并在下一个更新事件到来时传送到影子寄存器中进行使用。
- 自动重载预加载关闭(T1ARPE=0)。在这种模式下,写入自动重载寄存器的数值直接传送到影子寄存器中进行使用。

#### 更新事件的产生:

- 计数器上溢或下溢
- 通过软件设置 TIM1 EGR 寄存器中的 T1UG 位
- 设置为复位模式时,触发事件的到来

#### 更新事件的影响:

- 某些预加载的寄存器(具体寄存器可查看寄存器表格)在预加载使能的情况下都能被更新为最新值
- 更新标志位(T1UIF)被置位(需要根据 T1URS 的值)
- 自动重载的影子寄存器被更新为 TIM1\_ARR 寄存器中的值

#### 16 位计数器的读写:

- TIM1\_CNTRH/L 能在任何时候进行写操作;但是建议为了避免出现不正确的中间状态,不要在计数器运行的时候进行写操作
- TIM1 CNTRH/L 的写操作是没有顺序限制的;可以先写高位也可以先写低位
- TIM1\_CNTRH/L 能在任何时候进行读操作;但是因为此设计是异步设计,所以在计数器运行期间进行读操作可能读出不正确的数值,需要读两次,比较两次数值是否一致;如果一致,则读出的数值是正确的数值;否则,读出数值是错误的。

# 1.3.1.1. 计数时钟预分频

计数时钟可以进行 16bit 的时钟预分频:

 $f_{CK\_CNT} = f_{CK\_PSC}/(T1PSC[15:0]+1)$ 

预分频支持分频自动更新,即在更新事件发生后,能够自动改变预分频值。当 T1CEN 为 0 时,写入预分频寄存器的值也能直接加载实际应用的预分频寄存器中。

# 1.3.1.2. 向上计数模式




图 10.3 向上计数模式

在向上计数模式中,计数器从 0 开始计数向上计数,计到 TIM1\_ARR 寄存器所设数值。然后重新从 0 开始计数并产生一个计数器上溢事件,如果 T1UDIS 设为 0,那么还会产生一个更新事件 UEV。

## 1.3.1.3. 向下计数模式




图 10.4 向下计数模式

在向下计数模式中,计数器从TIM1\_ARR 寄存器设置的自动重载值开始向下计数,直到计到 0。然后重新从自动重载值开始计数并产生一个计数器下溢事件;如果T1UDIS 设为 0,那么还会产生一个更新事件 UEV。

# 1.3.1.4. 中心对齐模式




图 10.5 中心对齐模式

在中心对齐模式中,计数器从0开始向上计数,计到自动重载值。这时会产生一个计数器上溢事件。然后 计数器开始向下计数计到0,产生一个下溢事件。在这之后,计数器重新从0开始计数。

在这个模式下,方向位(T1DIR)不能进行写操作。方向位会由硬件设置成当前计数器的计数方向。

中心对齐模式所需注意事项:

- 当在中心对齐模式下开始计数时,当前的配置会被使用 计数开始值为写入 TIM1\_CNTRH/L 中的值, 计数开始方向决定于写入 TIM1\_CR1 寄存器中的 T1DIR 位。注意 T1DIR 位和 T1CMS 值不能被软件 同时改写。
- 运行在中心对齐模式下时,不建议写计数器值(TIM1\_CNTRH/L),因为可能会产生意想不到的结果。 如果写入计数器的值大于自动加载值(TIM1\_CNT > TIM1\_ARR),计数方向可能不会进行更新。 如果写入计数器的值为 0 或为 TIM1 ARR,计数方向会进行更新但更新事件(UEV)不会产生。
- 中心对齐模式最安全的使用方式就是在开始计数前软件产生一个更新事件。将当前的配置加载到真正 的控制信号当中进行使用。

# 1.3.1.5. 重复向下计数器

重复计数器是8bit 的向下计数器,会在每次timer上溢或下溢时-1;只有当重复向下计数器减到0时,计数器上溢或下溢才会产生更新事件(UEV);使用重复计数器能够设定更新事件的频率。

重复向下计数器自减事件:

- 计数器向上计数模式下的每个计数上溢事件
- 计数器向下计数模式下的每个计数下溢事件
- 计数器中心对齐模式下的每个计数上溢或下溢事件

重复向下计数器是自动重载的,当发生了软件更新事件或硬件更新事件(UEV)时,会将 TIM1\_RCR 中的值自动重载到重复向下计数器中。

除外部时钟模式1外的其他模式:




图 10.21 除外部时钟模式 1 外的其他情况 vs 重复计数器

#### 外部时钟模式1:




图 10.22 外部时钟模式 vs 重复计数器

在外部时钟模式 1 下,当配置 T1RCR 不为 0 时,在重复计数器减为 0 的那个 timer 时钟产生更新事件(UEV)。在除外部时钟模式 1 的其他模式下,当配置 T1RCR 不为 0 时,在重复计数器重新加载 T1RCR 寄存器值的那个 timer 时钟产生更新事件(UEV)。

在第一个硬件更新事件产生之前,不管有没有软件设置产生更新事件(T1UG=1),第一个更新事件的产生所需时间都与配置 RCR 数值不相符合。建议当配置 T1RCR 不为 0 时,软件需要在第一个硬件更新事件之后再打开更新事件中断。

## 1.3.2. 计数控制器




图 10.6 时钟/触发控制器框图

时钟/触发控制器允许配置各种计数器时钟源,输入触发和输出触发。

# 1.3.2.1. 计数器时钟源

计数器一共有3个时钟源:

- 内部的 clk int 分频时钟
- 外部时钟源 etr
- 触发源 trgi

其中 etr 是外部输入的异步信号,由于时钟同步的需求,因此 etr 的时钟周期必须大于内部的计数器时钟周期的 2 倍。

当计数器使用内部时钟时,由于时钟频率可能是 cpu 频率的  $n(n=1\sim128)$ 倍相等,则需要注意产生中断标志位的事件的时间长度,否则可能误产生 T1CCxOF 中断。

# 1.3.2.2. 计数触发源

在普通情况下(不是 slave 模式中的某个),使能 T1CEN 即可触发计数,但是在 slave 模式下,需要触发源,这些触发源包括:

- (1) 输入源 T1 的边沿检测, TI1F\_ED;
- (2) 滤波后的通道 1 输入;
- (3) 滤波后的通道 2 输入;
- (4) 外部触发输入 ETRF:

其中外部触发输入 ETRF 可配置极性、预分频和沿检测, 预分频为 2n(n=0~3)。

## 1.3.2.3. slave 模式控制

一共有 7 中 slave 模式,由寄存器 T1SMS[2:0]控制:

- (1) 译码模式 1:根据 TI1FP1 的电平,在 TI2FP2 的边沿进行上计数或下计数:
- (2) 译码模式 2: 根据 TI2FP2 的电平,在 TI1FP1 的边沿进行上计数或下计数;
- (3) 译码模式 3: 根据其他输入电平,在 TI1FP1 和 TI2FP2 的边沿进行上计数或下计数;
- (4) 复位模式: 复位模式下, 计数值 cnt 会被配置的有效事件复位;
- (5) 门控模式: 计数值 cnt 会被配置的有效事件暂停:
- (6) 触发模式: 只有当配置的有效事件发生时, cnt 才开始计数;
- (7) 外部时钟模式 1: 选择的触发输入(TRGI)的上升沿驱动计数器

各个模式更详细的描述参照 TIMx\_SMCR 寄存器的描述。

#### 设计细节:

- 1.在配置复位模式和触发模式时,可以通过配置 T1CC1NP/T1CC1P 来配置选择触发的边沿,具体参照 T1CC1NP/T1CC1P 的描述。
- 2.译码模式下,其输入的信号可以选择极性,通过配置 T1CCxP 选择。
- 3.门控模式只能选择部分触发源,因为一部分触发源是脉冲的。
- 4.外部时钟模式1比外部时钟模式2的优先级更低。

#### 译码模式:

	相对信号的电平值	TI1FP	1 信号	TI2FP2 信号		
有效计数沿	(TI1FP1 for TI2) (TI2FP2 for TI1)	上升	下降	上升	下降	
TI1	高	向下	向上	——	——	
111	低	向上	向下			
TI2	高			向上	向下	
112	低			向下	向上	
TI1 or TI2	高	向下	向上	向上	向下	
111 OF 112	低	向上	向下	向下	向上	

表 10.1 计数方向 vs 译码信号

#### 复位模式:

当触发输入事件到来时,计数器和计数器预分频都会被初始化。如果此时 T1URS 为 0,则会产生一个更新事件,同时所有的预加载寄存器都会被更新。

#### 复位模式的步骤示例:

- 1. 配置输入捕捉寄存器的值 配置输入捕捉滤波器 T1IC1F=000; 配置捕捉预分频器 T1IC1PSC=0
- 2. 将通道配置为输入捕捉通道 T1CC1S=01,并将 IC1 映射在 TI1FP1 上
- 3. 写 T1CC1P=0, 选择检测触发上升沿的到来
- 4. 通过写 T1SMS=100,将 timer 配置为复位模式。同时写 T1TS=101,选择 TI1 为输入触发源
- 5. 置位 T1CEN, 启动计数器



当 TI1 的上升沿到来时,计数器被清 0 并从 0 开始重新计数。与此同时与此同时,触发标志位(TIF)会被置位,在触发中断使能的情况下还会产生一个中断请求。

#### 门控模式:

依据选择的触发输入的电平值,计数器会被使能。此模式下,计数器的运行和停止都是受控的。 门控模式的步骤示例:

- 1. 配置输入捕捉寄存器的值 配置输入捕捉滤波器 T1IC1F=000; 配置捕捉预分频器 T1IC1PSC=0
- 2. 将通道配置为输入捕捉通道 T1CC1S=01,并将 IC1 映射在 TI1FP1 上
- 3. 写 T1CC1P=1,选择检测输入低电平的到来
- 4. 通过写 T1SMS=101,将 timer 配置为门控模式。同时写 T1TS=101,选择 TI1 为输入源
- 5. 置位 T1CEN, 使能计数器(在门控模式下, 需要开启 T1CEN; 在此基础上, 才能由输入源控制计数器的运行与停止)

当 TI1 为低电平时, 计数器在内部时钟的驱动下进行计数; 当 TI1 变为高电平时, 计数器停止计数。触发标志位(T1TIF)会在计数器启动或停止时被置位

#### 触发模式:

依据选择的触发输入的电平值,计数器会被启动(T1CEN被置位)。

#### 触发模式的步骤示例:

- 1. 配置输入捕捉寄存器的值 配置输入捕捉滤波器 T1IC1F=000; 配置捕捉预分频器 T1IC1PSC=0
- 2. 将通道配置为输入捕捉通道 T1CC1S=01,并将 IC1 映射在 TI1FP1 上
- 3. 写 T1CC1P=0, 选择检测触发上升沿的到来
- 4. 通过写 T1SMS=110,将 timer 配置为触发模式。同时写 T1TS=101,选择 TI1 为输入触发源

当 TI1 的上升沿到来时,计数器在内部时钟的驱动下启动计数,并且触发标志位(T1TIF)被置位。

#### 外部时钟模式1:

当 T1SMS=111 时,此模式被选中。计数器会在每个输入触发的上升沿或下降沿进行计数。

#### 外部时钟模式1的步骤示例:

- 1. 配置输入捕捉寄存器的值 配置输入捕捉滤波器 T1IC1F=000; 配置捕捉预分频器 T1IC1PSC=0
- 2. 将通道配置为输入捕捉通道 T1CC1S=01,并将 IC1 映射在 TI1FP1 上
- 3. 写 T1CC1P=0, 选择检测触发上升沿的到来
- 4. 通过写 T1SMS=111,将 timer 配置为外部时钟模式 1;同时写 T1TS=110,选择 TI1 为输入源
- 5. 置位 T1CEN, 使能计数器

当 TI1 上升沿到来时, 计数器进行一次计数, 并且触发标志位(T1TIF)被置位; 如果触发中断使能(T1TIE), 则会产生一个中断请求。

#### 外部时钟模式 2:

当 T1ECE=1 时,此模式被选中。计数器会在每个输入触发的上升沿或下降沿进行计数。

外部时钟模式 2 的步骤示例:

- 1. 配置外部触发寄存器的值 配置外部触发滤波器 T1ETF=000; 配置外部触发预分频器 T1ETPS=0
- 2. 写 T1ETP=0,选择上升沿为检测沿
- 3. 通过写 T1ECE=1,将 timer 配置为外部时钟模式 2
- 4. 置位 T1CEN, 使能计数器

当 TI1 上升沿到来时, 计数器进行一次计数, 并且触发标志位(T1TIF)被置位; 如果触发中断使能(T1TIE), 则会产生一个中断请求。

# 1.3.3. 捕捉比较通道




图 10.7 捕捉/比较通道 1 框图

timer 的 I/O 口能被配置为输入捕捉或输出比较功能。这个配置由 CCiS 通道选择位进行设定。

# 1.3.3.1. 捕捉输入通道




图 10.8 通道输入框图

当一个通道被配置成捕捉通道的时候,当发生的配置好的输入事件时,可以将当前的计数值保存在 CCRx 寄存器。

当一个输入捕捉发生时:

- TIM1\_CCR1 寄存器得到捕捉发生时计数器的值
- 输入捕捉标志位(T1CCxIF)被置位。如果当 T1CCxIF 保持为 1 时,有一次发生了输入捕捉事件,那么溢出捕捉标志位(T1CCxOF)也会被置位
- 如果 T1CCxIE 为 1,那么捕捉将产生一个中断事件

每个通道都由一个数字滤波单元,配置 T1ICXF[3:0]可以配置滤波的各个参数,具体参考相应寄存器位的描述。

有效事件源:

- (1) TI1
- (2) TI2
- (3) TRC

捕捉触发,可以配置连续采样到 n(n=0,1,2,4,8)次有效事件后进行捕捉操作。

## 1.3.3.2. 输出比较通道




图 10.9 通道输出框图

输出阶段产生立即响应的波形,用来作为参考波形,叫做 OCxREF 信号(高有效)。刹车功能和极性选择都在参考波形之后去做控制。

输出比较通道根据计数值与比较值 CCRx,产生 ocxref 输出并送到死区产生模块。一共有 8 种比较模式,每个模式的输出 ocxref:

- (1) 冻结模式:输出保持无效:
- (2) 匹配有效: 当计数值 cnt 与 ccr 匹配时,输出有效:
- (3) 匹配无效: 当计数值 cnt 与 ccr 匹配时,输出无效;
- (4) 翻转: 当计数值 cnt 与 ccr 匹配时,输出翻转;
- (5) 强制无效:输出强制低电平。
- (6) 强制有效:输出强制高电平。
- (7) PWM1: 向上计数时,当 CNT<CCR 时,输出有效;向下计数时,CNT>CCR 时,输出无效。
- (8) PWM2:向上计数时,当 CNT<CCR 时,输出无效;向下计数时,CNT>CCR 时,输出有效。

#### 输出配置所需注意事项:

● 刹车事件的到来只会影响输出,并不影响 timer 本身的计数。

- 建议在计数器运行过程中重新配置 T1CCxE 和 T1CCxNE 寄存器需要开启捕捉/比较预加载控制位 (CCPC)
- 为了避免在计数器还未开启时,就开始输出脉冲;需要在计数器使能之后在开启 T1CCxE 和 T1CCxNE

## 1.3.3.3. 死区产生

当把通道的互补输出使能时,就自动使能死区功能。每当一个输出信号出现下降沿时,就会将另一个信号的上升沿后延一个死区时间长度。

死区时间可以编程:根据寄存器位 T1DTG[7:0],可以配置死区时间长度,具体参考寄存器描述  $TIM1\_BDTR$  的 T1DTG[7:0]。

有的 ocxref 输出的脉冲时间很短(小于死区时间),有可能某一互补信号的脉冲会被死区覆盖,导致输出不变化。

当一个刹车事件发生时:

- T1MOE 位会被异步清 0,强制输出进入无效状态,空闲状态或复位状态。甚至在 MCU 振荡器关闭的情况下,T1MOE 也会被刹车事件清 0。
- 在 T1MOE=0 之后,每个输出通道都会先将输出值置为无效值,等死区时间到之后变成提前设置好的 T1OISi 位的值。如果 T1OSSI=0, timer 会将输出关闭。
- 当互补输出使能时:
  - 输出首先会设置为无效值(根据极性选择位)。此操作是异步清 0 的,所以即使 timer 没有时钟驱动也能进行。
  - 如果 timer 是有时钟进行驱动的,那么死区时间到来之后就会进入由 T1OISi 和 T1OISiN 提前设定的 预设状态。(由于 T1MOE 的同步,所以此情况下真正的死区时间会比死区设置值长 2 个 timer 时钟)
- 刹车状态标志位(T1BIF)被置位。如果 T1BIE 位为 1,那么将会产生一个中断事件。
- 如果 T1AOE 位配置为 1,那么 T1MOE 位在下次更新事件(UEV)到来时,将会由硬件自动置位。如果 T1AOE 位为 0,那么只能由软件将 T1MOE 位重新置位。

# 1.3.3.4. 输出控制

		控制位			输出状态		
T1MOE	T1OSSI	T1OSSR	T1CCxE	T1CCxNE	OCx 输出状态	OCxN 输出状态	
		0	0	0	输出关闭(不由 timer 驱动) OCx=0, OCx_EN=0	输出关闭(不由 timer 驱动) OCxN=0, OCxN_EN=0	
1 2	X	0	0	1	输出关闭(不由 timer 驱动) OCx=0, OCx_EN=0	OCxREF + 极性选择 OCxN=OCxREF ^ T1CCxNP OCxN_EN=1	
		0	1	0	OCxREF + 极性选择 OCx=OCxREF ^ T1CCxNP OCx_EN=1	输出关闭(不由 timer 驱动) OCxN=0, OCxN_EN=0	

Fremont	Micro	Devices
F W	I	

		0	1	1	OCxREF + 极性选择 + 死区时间 OCx_EN=1	OCREF 的互补信号 + 极性选择 + 死区时间 OCxN_EN=1
		1	0	0	输出关闭(不由 timer 驱动) OCx=T1CCxP, OCx_EN=0	输出关闭(不由 timer 驱动) OCxN=T1CCxNP,OCxN_EN=0
		1	0	1	关闭状态(运行模式下输 出使能) OCx=T1CCxP, OCx_EN=1	OCxREF + 极性选择 OCxN=OCxREF ^ T1CCxNP OCxN_EN=1
		1	1	0	OCxREF+极性选择 OCx=OCxREF^ T1CCxNP OCx_EN=1	关闭状态(运行模式下输出使 能) OCxN=T1CCxNP, OCx_EN=1
		1	1	1	OCxREF + 极性选择 + 死区时间 OCx_EN=1	OCREF 的互补信号 + 极性选择 + 死区时间 OCxN_EN=1
	0		0	0	输出关闭(不由 timer 驱动) OCx=T1CCxP, OCx_EN=0	输出关闭(不由 timer 驱动) OCxN=T1CCxNP,OCxN_EN=0
	0		0	1	输出关闭(不由 timer 驱动)	
	0		1	0	一开始	
0	0	X	1	1	OCx=T1CCxP,OCx_EN=0,C 在死区时间之后 OCx=T1OI	OCXN=T1CCXNP,OCXN_EN=0 SX,OCXN=T1OISXN
	1	Λ	0	0	,	输出关闭(不由 timer 驱动) OCxN=T1CCxNP,OCxN_EN=0
	1		0	1	关闭状态(空闲模式下输出位	· 吏能)
	1		1	0	一开始	
	1		1	1	OCx=T1CCxP,OCx_EN=1,C 在死区时间之后 OCx=T1OI	OCXN=T1CCXNP,OCXN_EN=1 SX,OCXN=T1OISXN

表 10.2 输出控制与输出状态

可以根据 T1MOE、T1OSSI、T1OSSR、T1CCxNE 和 CcxE 进行输出的控制。

设计:输出的状态转换实际是 break 事件异步将 T1MOE 清零实现的, T1MOE 异步清零, 但要注意释放时 需要同步2个Timer1时钟(如果有时钟的情况下)。

# 1.3.4. TIM1 中断

Timer1 有以下 8 个中断请求源:

- 刹车中断
- 触发中断
- 换相中断
- 捕捉/比较4中断
- 捕捉/比较3中断
- 捕捉/比较2中断
- 捕捉/比较1中断
- 更新中断(例如:上溢、下溢、计数初始化)

在用这些中断之前需要提前打开 TIM1\_IER 寄存器中的中断使能位(T1BIE、T1TIE、T1COMIE、T1CCiIE 和 T1UIE)。

不同的中断源还可以配置通过 TIM1\_EGR 寄存器来产生(软件产生中断)。

# 1.3.5. 故障刹车源

Timer1 有以下 3 种刹车事件:

- BKIN 管脚事件
- LVD 事件
- ADC 比较事件

当故障事件有效且被选择为刹车源(由 BKS0~2 决定),如果 BKE 位为 1,PWM 输出管脚将被置于预设的状态,预设状态由寄存器 TIM1OISR 决定。

#### 刹车功能有以下特性:

当故障事件有效时,T1MOE 清 0,PWM 输出将一直置于预设状态;

故障事件撤消后,如果 T1AOE=1, PWM 将在下一 PWM 周期恢复正常输出,否则,软件需要自动打开 T1MOE;




图 10.10 PWM 的自动重启





图 10.11 PWM 的软件重启

# 1.3.6. 前沿消隐



在高速开关应用中,开关通常会产生极大的瞬变,这些瞬变可能会导致测量误差。利用前沿消隐(LEB)功能,应用程序可以忽略 PWM 输出边沿附近发生的瞬变。




图 10.13 前沿消隐时序示意图

LEBCH 用于选择被消隐 Timer1 的 PWM 通道, EDGS 选择边沿类型。当 LEBEN 为 1, PWM 边沿将触发 LEB 定时器计数,时钟源为 Timer1 时钟,直到计数值等于 LEBPR, LEB 定时器停止计数,这段时间为消 隐周期,期间所发生的刹车事件将被忽略;在消隐周期内如果再次发生有效的 PWM 边沿,则 LEB 定时器将清 0,重新开始计数。

#### 注意:

LEB 定时器和 ADC 延时定时器复用了同一个 9bit 计数器,当 LEBEN 为 1 时,原 ADC 的延时触发功能被禁止,但如果 LEBADT 为 1, LEB 定时器溢出将触发一次 AD 转换。



# 1.4.与 TIMER1 相关寄存器汇总

名称	地址	bit7	bit6	bit5	bit4	bit3	bit2	bit1	bit0	复位值
TIM1CR1	0x211	T1ARPE		IS[1:0]	T1DIR	T1OPM	T1URS	T1UDIS	T1CEN	0000 0000
TIM1SMCR	0x213	-	1100	T1TS[2:0]	115	-	T1SMS[2:0]			-000 -000
TIM1IER	0x215	T1BIE	T1TIE	-	T1CC4IE	T1CC3IE	T1CC2IE	T1CC1IE	T1UIE	00-0 0000
TIM1SR1	0x216	T1BIF	T1TIF	_	T1CC4IF	T1CC3IF	T1CC2IF	T1CC1IF	T1UIF	00-0 0000
TIM1SR2	0x217	_	_	_	T1CC4OF	T1CC3OF	T1CC2OF	T1CC1OF	_	0 000-
TIM1EGR	0x218	T1BG	_	_	T1CC4G	T1CC3G	T1CC2G	T1CC1G	_	00 000-
TIM1CCMR1		_		I T1OC1M[2:0	l	T10C1PE	_	T1CC	18[1:0]	-000 0-00
(output mode) TIM1CCMR1	0x219									
(input mode)			T1IC1F[3:0]				T1C1PSC[1:0] T1CC1S[1:0]			0000 0000
TIM1 CCMR2 (output mode)	0x21A	_	T1OC2M[2:0]			T1OC2PE	_	T1CC	2S[1:0]	-000 0-00
TIM1CCMR2 (input mode)	UXZIA		T1IC2	2F[3:0]		T1IC2PSC[1:0]		T1CC	2S[1:0]	0000 0000
TIM1CCMR3		_	T1OC3M[2:0]			T1OC3PE	_	T1CC:	3S[1:0]	-000 0-00
(output mode) TIM1CCMR3	0x21B		T1IC3	F[3:0]	-	T1IC3D	  SC[1:0]	T1CC	3S[1:0]	0000 0000
(input mode) TIM1CCMR4							30[1.0]			
(output mode)	0x21C	_	T1OC4M[2:0] T1OC4PE -				T1CC4S[1:0]		-000 0-00	
TIM1CCMR4 (input mode)			T1IC4F[3:0]			T1IC4P	'SC[1:0]	T1CC4S[1:0]		0000 0000
TIM1CCER1	0x21D	T1CC2NP	T1CC2NE	T1CC2P	T1CC2E	T1CC1NP	T1CC1NE	T1CC1P	T1CC1E	0000 0000
TIM1CCER2	0x21E	_	_	T1CC4P	T1CC4E	T1CC3NP	T1CC3NE	T1CC3P	T1CC3E	00 0000
TIM1CNTRH	0x28C				T1CN	T[15:8]				0000 0000
TIM1CNTRL	0x28D				T1CN	IT[7:0]				0000 0000
TIM1PSCRH	0x28E				T1PS	C[15:8]				0000 0000
TIM1PSCRL	0x28F				T1PS	C[7:0]				0000 0000
TIM1ARRH	0x290				T1ARI	R[15:8]				1111 1111
TIM1ARRL	0x291				T1AR	R[7:0]				1111 1111
TIM1RCR	0x292				T1RE	P[7:0]				0000 0000
TIM1CCR1H	0x293				T1CCF	R1[15:8]				0000 0000
TIM1CCR1L	0x294				T1CCI	R1[7:0]				0000 0000
TIM1CCR2H	0x295				T1CCF	R2[15:8]				0000 0000
TIM1CCR2L	0x296				T1CCI	R2[7:0]				0000 0000
TIM1CCR3H	0x297				T1CCF	R3[15:8]				0000 0000
TIM1CCR3L	0x298				T1CCI	R3[7:0]				0000 0000
TIM1CCR4H	0x299				T1CCF	R4[15:8]				0000 0000
TIM1CCR4L	0x29A				T1CCI	R4[7:0]				0000 0000
TIM1BKR	0x29B	T1MOE	T1AOE	T1BKP	T1BKE	T1OSSR	T1OSSI	T1LO0	CK[1:0]	0000 0000
TIM1DTR	0x29C				T1DT	G[7:0]				0000 0000
TIM1OISR	0x29D	_	T1OIS4	T1OIS3N	T1OIS3	T1OIS2N	T1OIS2	T10IS1N	T1OIS1	-000 0000
LEBCON	0x41C	LEBEN	LEBC	H[1:0]	_	EDGS		BKS[2:0]		000-0000



# 1.4.1.TIM1CR1,地址: 0x211

Bit	7	6	5	4	3	2	1	0				
Na	T1A			T1D	T10	T1	T1U	T1C				
me	RPE	T10	CMS[1:0]	IR	PM	URS	DIS	EN				
	IXI L			IIX	1 IVI	UNO	DIO	LIN				
Res	0	0	0	0	0	0	0	0				
et												
Тур	RW	RW	RW	RW	RW	RW	RW	RW				
е	NVV	KVV	KVV	IXVV	IXVV	KVV	KVV	NVV				
	T1ARPE:	: 自动预装载允	许位									
7	0: TIM1	ARRH/L寄存器》	没有缓冲,它可	以被直接写入;								
	1: TIM1ARRH/L 寄存器由预装载缓冲器缓冲。											
	T1CMS[1	:0]: 选择中央》	付齐模式									
	00: 边沿	对齐模式。计数	(器依据方向位 <b>(</b>	T1DIR)向上或向	下计数。							
	01: 中央	对齐模式1。计数	数器交替地向上	和向下计数。配	置为输出的通道	(TIM1CCMRx寄存	序器中CCxS=00)	的输出比较中				
	断标志位,只	在计数器向下计	数时被置1。									
6:5	10: 中央	10:中央对齐模式2。计数器交替地向上和向下计数。配置为输出的通道(TIM1CCMRx寄存器中CCxS=00)的输出比较中										
		斯标志位,只在计数器向上计数时被置 <b>1</b> 。										
		11:中央对齐模式3。计数器交替地向上和向下计数。配置为输出的通道(TIM1CCMRx寄存器中CCxS=00)的输出比较中										
		断标志位,在计数器向上和向下计数时均被置1。										
		注1: 在计数器开启时(T1CEN=1),不允许从边沿对齐模式转换到中央对齐模式。										
	T1DIR:											
4		器向上计数; 8.白工工数										
		器向下计数。 数器配置为由由	对文档式式绘页	A器模式时,该位	5. 为口诗							
		单脉冲模式	.71717天 <b>八</b> 5人5两年	760天八円, 以上	4.7.7.7.1.1.1.1.1.1.1.1.1.1.1.1.1.1.1.1.							
3		主更新事件时,i	+ 数 器 不 停 止 .									
				立)时,计数器停	ıt.							
		更新请求源	- (name: 1 = -14)-	,1/22-00114								
			更新事件,则下	述任一事件产生	三一个更新中断:							
	寄存器被	更新(计数器上流	益/下溢)									
2	复位触发	事件产生的更新										
	1: 如果T	1UDIS允许产生	更新事件,则只	有当下列事件发	文生时才产生更新	听中断,并T1 <b>UIF</b> 置	1:					
	计数器上	溢/下溢										
	T1UDIS:	禁止更新										
	0: 一旦了	下列事件发生, 方	产生更新(UEV)	事件:								
1	计数器溢	出/下溢										
					装入它们的预装							
					SHAD、CCRx_S	SHAD)保持它们的	值。如果触发复	位模式下触发				
	事件到来时,	计数器和预分频	器会被重新初始	台化。								



0

T1CEN: 允许计数器

- 0:禁止计数器;
- 1: 使能计数器。
- 注:在软件设置了T1CEN位后,门控模式才能工作。

# 1.4.2.TIM1SMCR, 地址: 0x213

Bit	7	6	5	4	3	2	1	0		
Na me	rese rved		T1TS[2:0] rese T1SMS[2:0]							
Res et	_	0	0	0	I	0	0	0		
Typ e	RO- 0	RW	RW	RW	RO- 0	RW	RW	RW		
7	保留位									
6:4	这3位选择 000: 内音 001: 保昏 010: 内音 011: 保昏 100: TI1 101: 滤波 110: 滤波	T1TS[2:0]: 触发选择 这3位选择用于选择同步计数器的触发输入。 000: 内部触发ITR0连接到TIM6 TRGO (此设计没有TIM6,所以固定接0) 001: 保留 010: 内部触发ITR2连接到TIM5 TRGO(此设计没有TIM5,所以固定接0) 011: 保留 100: Tl1的边沿检测器(Tl1F_ED) 101: 滤波后的定时器输入1(Tl1FP1) 110: 滤波后的定时器输入2(Tl2FP2) 111: 禁止配置 注: 这些位只能在SMS=3'b000时被改变,以避免在改变时产生错误的边沿检测。								
3	保留位									
2:0	当选择了。 000: 时旬 100: 复位 101: 门拉 数器的启动和。 110: 触发 注: (1)其 (2)只有在	中/触发控制器禁 立模式 - 在选中 定模式 - 当触发 停止都是受控的 过模式 - 计数器 他值禁止配置	信号(TRGI)的有 止 - 如果T1CE 的触发输入(TR 输入(TRGI)为高 。 在触发输入TRC	N=1,则预分频GI)的上升沿时国际时,计数器的时 际时,计数器的时 GI的上升沿启动(	器直接由内部时 重新初始化计数器 寸钟开启。一旦角 (但不复位),只有	目关(见输入控制名学 中驱动。 器,并且产生一个性发输入变为低, 自计数器的启动是	、更新寄存器的信则计数器停止(f 则计数器停止(f	· ·号。		

# 1.4.3. TIM1IER,地址: 0x215

Rit   7   6   5   4   3   2	1 1	
		0



Name	T1BIE	T1TIE	rese rved	T1CC4IE	T1CC3IE	T1CC2IE	T1CC1IE	T1UIE				
Reset	0	0	_	0	0	0	0	0				
Туре	RW	RW	RO-0	RW	RW	RW	RW	RW				
	T1BIE:	允许刹车中断										
7	0: 禁止	刹车中断;										
	1: 允许	刹车中断。										
	T1TIE:	触发中断使能										
6	0: 禁止	触发中断;										
	1: 使能	1: 使能触发中断。										
5	保留位											
	T1CC4I	E:允许捕获/比	较4中断									
4	0: 禁止	捕获/比较4中断;				4.4						
	1: 允许	1: 允许捕获/比较4中断。										
	T1CC3I	E: 允许捕获/比	较3中断									
3	0: 禁止	捕获/比较3中断;				A I						
	1: 允许	捕获/比较3中断。										
	T1CC2I	E: 允许捕获/比	较2中断									
2	0: 禁止	捕获/比较2中断;										
	1: 允许	捕获/比较2中断。										
	T1CC1I	E: 允许捕获/比	较1中断									
1	0: 禁止	捕获/比较1中断;										
	1: 允许	捕获/比较1中断。	)									
	T1UIE:	允许更新中断			<b>&gt;</b>							
0		更新中断;										
	1: 允许	更新中断。										

# 1.4.4.TIM1SR1, 地址: 0x216

Bit	7	6	5	4	3	2	1	0	
Туре	T1BIF	T1TIF	rese rved	T1CC4IF	T1CC3IF	T1CC2IF	T1CC1IF	T1UIF	
Reset	0	0	1	0	0	0	0	0	
Туре	R-W0	R-W0	RO-0	R-W0	R-W0	R-W0	R-W0	R-W0	
7	T1BIF: 刹车中断标记(写1清0,写0无效)  一旦刹车输入有效,由硬件对该位置1。如果刹车输入无效,则该位可由软件清0。  0: 无刹车事件产生;  1: 刹车输入上检测到有效电平。								
6	当发生触 一边沿)时由硬 0: 无触发			•	它模式时,在TR(	GI输入端检测到a	有效边沿,或门វ	空模式下的任	

5	保留位
4	T1CC4IF: 捕获/比较4中断标记 <b>(写1清0,写0无效)</b>
	参考CC1IF描述。
3	T1CC3IF: 捕获/比较3中断标记 <b>(写1清0,写0无效)</b>
3	参考CC1IF描述。
	T1CC2IF: 捕获/比较2中断标记 <b>(写1清0,写0无效)</b>
2	参考CC1IF描述。
	T1CC1IF: 捕获/比较1中断标记 如果通道1配置为输出模式: (写1清0,写0无效)
	当计数器值与比较值匹配时该位由硬件置1,但在中心对称模式下除外(参考TIM1_CR1寄存器的T1CMS位)。它由软件清
	0.
	0: 无匹配发生;
	1: CNT的值与T1CCR1值匹配。
1	注:在中心对称模式下,当计数器值为0时,向上计数,当计数器值为T1ARR时,向下计数(它从0向上计数到T1ARR-1,
	再由T1ARR向下计数到1)。因此,对所有的T1SMS位值,这两个值都不置标记。但是,如果T1CCR1>T1ARR,则当CNT
	达到T1ARR值时,T1CC1IF置1。
	如果通道1配置为输入模式: 当捕获事件发生时该位由硬件置1,它由软件清0或通过读TIM1CCR1L清0。
	0: 无输入捕获产生;
	1: 计数器值已被捕获(拷贝)至TIM1CCR1H/L(在IC1上检测到与所选极性相同的边沿)。
	<b>T1UIF:</b> 更新中断标记 <b>(写1清0,写0无效)</b>
	当产生更新事件时该位由硬件置1。它由软件清0。
0	0: 无更新事件产生;
	1: 更新事件等待响应。

# 1.4.5.TIM1SR2,地址: 0x217

B it	7	6	5	4	3	2	1	0	
Nam				T1CC4	T1CC3	T1CC2	T1CC1	rese	
е		reserved		OF	OF	OF	OF	rved	
R eset	-	-	-	0	0	0	0	1	
Т	R	R	R	DW	DW	DW	DW	RO-	
уре	O-0	O-0	O-0	RW	RW	RW	RW	0	
7: 5	保留位								
4		4 <b>0F</b> : 捕获/比 C10F描述。	较4重复捕获林	示记 <b>(写1清0,写0</b> ラ	<b>丘效)</b>				
3		<b>T1CC3OF</b> : 捕获/比较3重复捕获标记 <b>(写1清0,写0无效)</b> 参见CC1OF描述。							
2		<b>T1CC2OF</b> : 捕获/比较2重复捕获标记 <b>(写1清0,写0无效)</b> 参见CC1OF描述。							
1	仅当村		置为输入捕获	示记 <b>(写1清0,写0</b> 7 时,该标记可由硬	<b>E效)</b> 件置1。写0可清除	该位。			



	1: 计数器的值被捕获到TIM1CCR1H/L寄存器时,T1CC1IF的状态已经为1。
0	保留位

# 1.4.6.TIM1EGR, 地址: 0x218

Bit	7	6	5	4	3	2	1	0
Na	T1B	rese	reser	T1C	T1C	T1C	T1C	rese
me	G	rved	ved	C4G	C3G	C2G	C1G	rved
Res et	0	-	-	0	0	0	0	-
Тур	R0-	RO-	DO 0	R0-	R0-	R0-	R0-	RO-
е	W	0	RO-0	W	W	W	W	0
7	T1BG:产生刹车事件 该位由软件置1,用于产生一个刹车事件,由硬件自动清0。 0:无动作: 1:产生一个刹车事件。此时T1MOE=0、T1BIF=1,若开启对应的中断(T1BIE=1),则产生相应的中断。							
6:5	保留位	保留位						
4	<b>T1CC4G:</b> 产生捕获/比较4事件 参考CC1G描述。							
3		<b>G.</b> 产生捕获/比 1G描述。	较3事件					
2	<b>T1CC2G:</b> 产生捕获/比较 <b>2</b> 事件 参考CC1G描述。							
1	T1CC1G:产生捕获/比较1事件 该位由软件置1,用于产生一个捕获/比较事件,由硬件自动清0。 0:无动作; 1:在通道1上产生一个捕获/比较事件:若通道1配置为输出:设置T1CC1IF=1,若开启对应的中断,则产生相应的中断。若通道1配置为输入:当前的计数器值被捕获至TIM1CCR1H/L寄存器,设置T1CC1IF=1,若开启对应的中断,则产生相应的中断。若T1CC1IF已经为1,则设置T1CC1OF=1。							
0	保留位							
	- I MAGE							

# 1.4.7. TIM1CCMR1, 地址: 0x219

#### 配置为输出比较模式:

Bit	7	6	5	4	3	2	1	0
Na me	reser ved	T1OC1M[2:0]			T1O C1PE	reser ved	T1C	C1S[1:0]
Res e	_	0	0	0	0	_	0	0



Тур	RO-0	RW	RW	RW	RW	RO-0	RW	RW
е								
7	保留位							
6:4	T10C1M[2: 该3位定义 取决于CC1P位 000: 冻结 001: 匹配 OC1REF为高。 010: 匹配 OC1REF为低。 011: 翻转 100: 强制 110: 强制 111: PWM 平; 在向下计数 注1: 一旦L 注2: 在PW	。。输出实际比较时设置通道1的时设置通道1的时设置通道1的。当TIM1_CCF为无效电平。强为有效电平。强持武1一在向时,一旦TIM1模式2一在向时,一旦TIM1人CCK级别设为VM模式1或PW	它C1REF的动作 交值(CCRx_SHA 输出为有效电平 输出为无效电平 和出为无效电平 R1=TIM1_CNTE 强制OC1REF为师 基制OC1REF为师 上计数时,一旦 _CNT>实际比较 上计数时,一旦 _CNT>实际比较 3(TIM1_BKR寄 M模式2中,只有	D)与计数器TIM 。当计数器TIM 。当计数器TIM ,翻转OC1RE  、。 TIM1_CNT<实l 位值(CCRx_SHA TIM1_CNT<实l 位值(CCRx_SHA TIM1_CNT<实l	M_CNT间的比较 M_CNT的值与捕 M_CNT的值与捕 EF的电平。 际比较值(CCRx_ MD)时,OC1REF 际比较值(CCRx_ MD)时,OC1REF MD)时,OC1REF MD)时,OC1REF	OC1REF是高电对OC1REF不起作获/比较寄存器1(1获/比较寄存器1(1获/比较寄存器1(1获/比较寄存器1(1获/比较寄存器1(1获/比较寄存器1(1获/))。 SHAD)时OC1RE为有效电平,否则SHAD)时OC1RE为有效电平,否则该通道配置成模式中从冻结模	作用; 「IM1_CCR1)相 「IM1_CCR1)相 「IM1_CCR1)相 「F为有效电平, 则为有效电平。 「F为无效电平, 则为无效电平。	同时,强制 同时,强制 否则为无效电 否则为有效电 下能被修改。
3	T10C1PE: 0: 禁止TIN 1: 开启TIN 来时被加载至当 注1: 一旦L 注2: 为了打	OC1REF电平才改变。(参考 <u>17.5.7</u> PWM模式)  T1OC1PE:输出比较1预装载使能  0:禁止TIM1CCR1H/L寄存器的预装载功能,可随时写入T1CCR1预加载寄存器,并且新写入的数值立即起作用。 1:开启TIM1CCR1H/L寄存器的预装载功能,读写操作仅对预装载寄存器操作,TIM1CCR1H/L的预装载值在更新事件到 来时被加载至当前寄存器中。 注1:一旦LOCK级别设为3(TIM1BKR寄存器中的T1LOCK位)并且T1CC1S=00(该通道配置成输出)则该位不能被修改。 注2:为了操作正确,在PWM模式下必须使能预装载功能。但在单脉冲模式下(TIM1CR1寄存器的T1OPM=1),它不是必须的。						
2	保留位							
1:0	T1CC1S[1:0]: 捕获/比较1 选择。 这2位定义通道的方向(输入/输出),及输入脚的选择: 00: 通道1被配置为输出; 01: 通道1被配置为输入,IC1映射在TI1FP1上; 10: 通道1被配置为输入,IC1映射在TI2FP1上; 11: 通道1被配置为输入,IC1映射在TRC上。此模式仅工作在内部触发器输入被选中时(由 TIM1SMCR寄存器的T1TS位选择)。 注: T1CC1S仅在通道关闭时(TIM1CCER1寄存器的T1CC1E=0, T1CC1NE=0且已被更新)才是可写的。							

## 配置为输入捕捉模式:

	1								
Nam e		T1	IC1F[3:0]		T1IC	1PSC[1:0]	T1CC1S[1:0]		
Туре	R O	R O	R O	R O	R O	R O	R RO		
7:4		位定义了TI1	入捕获1滤波器 输入的采样频		皮器长度。数字	· 毕滤波器由一个	事件计数器组	组成,只有发生了N个事件后输出的	

	0000: 无滤波器,fSAMPLING=fMASTER 1000: 采样频率fSAMPLING=fMASTER/8,N=6						
	0001: 采样频率fSAMPLING=fMASTER, N=2 1001: 采样频率fSAMPLING=fMASTER/8, N=8						
	0010: 采样频率fSAMPLING=fMASTER, N=4 1010: 采样频率fSAMPLING=fMASTER/16, N=5						
	0011: 采样频率fSAMPLING=fMASTER,N=8 1011: 采样频率fSAMPLING=fMASTER/16,N=6						
	0100: 采样频率fSAMPLING=fMASTER/2, N=6 1100: 采样频率fSAMPLING=fMASTER/16, N=8						
	0101:采样频率fSAMPLING=fMASTER/2,N=8 1101:采样频率fSAMPLING=fMASTER/32,N=5						
	0110:采样频率fSAMPLING=fMASTER/4,N=6 1110:采样频率fSAMPLING=fMASTER/32,N=6						
	0111: 采样频率fSAMPLING=fMASTER/4,N=8 1111: 采样频率fSAMPLING=fMASTER/32,N=8						
	T1IC1PSC[1:0]: 输入/捕获1预分频器						
	这2位定义了通道1输入(IC1)的预分频系数。						
一旦T1CC1E=0(TIM1CCER寄存器中),则预分频器复位。							
3:2	3:2 00: 无预分频器, 捕获输入口上检测到的每一个边沿都触发一次捕获;						
	01: 每2个事件触发一次捕获;						
	10: 每4个事件触发一次捕获;						
	11: 每8个事件触发一次捕获。						
	T1CC1S[1:0]: 捕获/比较1 选择。						
	这2位定义通道的方向(输入/输出),及输入脚的选择:						
	00: 通道1被配置为输出;						
4.0	01:通道1被配置为输入,IC1映射在TI1FP1上;						
1:0	10: 通道1被配置为输入,IC1映射在TI2FP1上;						
	11: 通道1被配置为输入,IC1映射在TRC上。此模式仅工作在内部触发器输入被选中时(由						
	TIM1SMCR寄存器的T1TS位选择)。						
	注: T1CC1S仅在通道关闭时(TIM1CCER1寄存器的T1CC1E=0,T1CC1NE=0且已被更新)才是可写的。						

# 1.4.8.TIM1CCMR2,地址: 0x21A

配置为输出比较模式:

Bit	7	6	5	4	3	2	1	0
Na me	reser ved		T1OC2M[2:0]			reser ved	T1C	CC2S[1:0]
Res et	-	0	0	0	0	-	0	0
Typ e	RO-0	RW	RW	RW	RW	RO-0	RW	RW
7	保留位	保留位						
6:4	T10C2M[2	T1OC2M[2:0]: 输出比较2模式						
3	T10C2PE	: 输出比较2预	装载使能					
2	保留位							
1:0	该位定义通 00:通道2 01:通道2	T1CC2S[1:0]: 捕获/比较2选择。						



注: T1CC2S仅在通道关闭时(TIM1CCER1寄存器的T1CC2E=0, T1CC2NE=0且已被更新)才是可写的。

#### 配置为输入捕捉模式:

Na me		T110	C2F[3:0]		T1IC:	2PSC[1:0]	T1CC2S[1:0]	
Тур е	RO	RO	RO	RO	RO	RO	RO	RO
7:4	T1IC2F[3:	0]: 输入捕获2	虑波器					
3:2	T1IC2PS0	T1IC2PSC[1:0]: 输入/捕获2预分频器						
1:0	这2位定义 00: 通道2 01: 通道2 10: 通道2 11: 通道2 TIM1SMC	被配置为输出; 被配置为输入, 被配置为输入, 被配置为输入,	\/输出),及输 <i>)</i> IC2映射在TI2F IC2映射在TI1F IC2映射在TRC S位选择)。	·P <b>2</b> 上; ·P <b>2</b> 上; ·上。此模式仅工		髣输入被选中时(ы № <b>E=0</b> 且己被更新		,

# 1.4.9.TIM1CCMR3,地址: 0x21B

#### 配置为输出比较模式:

Bit	7	6	5	4	3	2	1	0
Туре	reser ved		T10C3M[2:	0]	T1O C3PE	reser ved	T1C	C3S[1:0]
Res et	_	0	0	0	0	l	0	0
Typ e	RO-0	RW	RW	RO- 0	RW	RO-0	RW	RW
7	保留位	保留位						
6:4	T10C3M[2	T1OC3M[2:0]: 输出比较3模式						
3	T10C3PE	: 输出比较3预	装载使能					
2	保留位							
1:0	该位定义通 00: 通道3 01: 通道3 10: 通道3 11: 预留	:0]: 捕获/比较; i道的方向(输入, 被配置为输出; 被配置为输入, 被配置为输入,	/输出),及输入 IC3映射在TI3F IC3映射在TI4F	FP3上; FP3上;	C3E=0, T1CC3I	NE=0且己被更新	)才是可写的。	

#### 配置为输入捕捉模式:

Na T1IC3F[3:	T1IC3PSC[1:0] T1CC3S[1:0]
--------------	---------------------------



me								
Тур	RO	RO	RO	RO	RO	RO	RO	RO
е	KO	RO	20	RO	KO	KO	KO	20
7:4	T1IC3F[3	:0]: 输入捕获3	滤波器					
3:2	T1IC3PS	C[1:0]: 输入/捕	获3预分频器					
1:0	这2位定义 00:通道; 01:通道; 10:通道; 11:预留	1:0]; 捕获/比较 通道的方向(输。 3被配置为输出; 3被配置为输入, 3被配置为输入,	入/输出),及输 <i>)</i> IC3映射在Tl3F IC3映射在Tl4F	FP3上; FP3上;	C3E=0, T1CC3	3NE=0且已被更彩	新)才是可写的。	

# 1.4.10. TIM1CCMR4,地址: 0x21C

#### 配置为输出比较模式:

HUE	山州山山秋1	大八,							
Bit	7	6	5	4	3	2	1	0	
Na me	reser ved		T1OC4M[2:	0]	T10 C4PE	reser ved	T1C	:C4S[1:0]	
Res et	I	_ 0 0 0 0 — 0							
Typ e	RO-0	RW	RW	RO- 0	RW	RO-0	RW	RW	
7	保留位	保留位							
6:4	T10C4M[2	2:0]:输出比较	4模式						
3	T10C4PE	输出比较4预	装载使能						
2	保留位								
1:0	该位定义通 00: 通道4 01: 通道4 10: 通道4 11: 预留	被配置为输出; 被配置为输入, 被配置为输入,	/输出),及输入 IC4映射在TI3F IC4映射在TI4F	FP4上; FP4上;	C4E=0)才是可写	的。			

#### 配置为输入捕捉模式:

Na me		T110	C4F[3:0]		T1IC4PSC[1:0] T1CC4S			C4S[1:0]		
Typ e	RO	RO	RO	RO	RO	RO	RO	RO		
7:4	T1IC4F[3	T1IC4F[3:0]: 输入捕获4滤波器								
3:2	T1IC4PS	<b>C[1:0]</b> : 输入/捕	获4预分频器				_			



	T1CC4S[1:0]: 捕获/比较4选择。
	这2位定义通道的方向(输入/输出),及输入脚的选择:
	00: 通道4被配置为输出;
1:0	01: 通道4被配置为输入,IC4映射在TI3FP4上;
	10: 通道4被配置为输入,IC4映射在TI4FP4上;
	11: 预留
	注: T1CC4S仅在通道关闭时(TIM1CCER2寄存器的T1CC4E=0)才是可写的。

# 1.4.11. TIM1CCER1, 地址: 0x21D

Bit	7	6	5	4	3	2	1	0					
Name	T1CC2NP	T1CC2NE	T1CC2P	T1CC2E	T1CC1NP	T1CC1NE	T1CC1P	T1CC1E					
Reset	0	0	0	0	0	0	0	0					
Type	RW	RW	RW	RW	RW	RW	RW	RW					
7	T1CC2NP: 输	i入捕获/比较2互	- 补输出极性。参	考CC1NP的描述	3.			I					
6	T1CC2NE: 输	ICC2NE: 输入捕获/比较2互补输出使能。参考CC1NE的描述。											
5	T1CC2P: 输入	1CC2P: 输入捕获/比较2输出极性。参考CC1P的描述。											
4	T1CC2E:输》	1CC2E: 输入捕获/比较2输出使能。参考CCIE的描述。											
3	0: OC1N高电 <sup>3</sup> 1: OC1N低电 <sup>3</sup> 注1: 一旦LOC 注2: 对于有互	平有效。 CK级别(TIM1_BK	CR寄存器中的LC 该位是预装载的	」。如果CCPC=1	2且CC1S=00(通道 (TIM1_CR2寄存	道配置为输出) 则 字器),只有在	该位不能被修改	久。					
2	0: 关闭- OC OIS1N和CC1E 1: 开启- OC OIS1、OIS1N和 注: 对于有互补	位的值。 IN信号输出到对 和CC1E位的值。	此OCIN的输出 应的输出引脚, 该位是预装载的。	其输出电平依束。如果CCPC=1(	E、OSSI、OSSR	. OSSR .							
1	0: OC1高电平 1: OC1低电平 CC1通道配置为 0: 触发发生在 1: 触发发生在 CC1通道配置为 0: 捕捉发生在 1: 捕捉发生在 注1: 一旦LOC 注2: 对于有互	有效。 b触发(参考图61) TIIF的高电平或 TIIF的低电平或 b输入(参考图61) TIIF的高电平或 TIIF的低电平或 CK级别(TIMI_BK	: 上升沿; 下降沿。 : 上升沿; 下降沿。 (R寄存器中的LO 该位是预装载的	CCK位)设为3或 J。如果CCPC=1	2,则该位不能被 (TIM1_CR2寄春								



T1CC1E: 输入捕获/比较1输出使能

CC1通道配置为输出:

0: 关闭一 OC1禁止输出,因此OC1的输出电平依赖于MOE、OSSI、OSSR、OIS1、OIS1N和CC1NE位的值。

1: 开启一 OC1信号输出到对应的输出引脚,其输出电平依赖于MOE、OSSI、OSSR、OIS1 、 OIS1N 和 CC1NE 位 的 值 。 CC1通道配置为输入:

该位决定了计数器的值是否能捕获入TIM1\_CCR1寄存器。

0: 捕获禁止;

0

0: 捕获使能。

注:对于有互补输出的通道,该位是预装载的。如果CCPC=1(TIM1\_CR2寄存器),只有在

COM事件发生时,CC1E位才从预装载位中取新值。

## 1.4.12. TIM1CCER2, 地址: 0x21E

Bit	7	6	5	4	3	2	1	0		
Name	reserved	reserved	T1CC4P	T1CC4E	T1CC3NP	T1CC3NE	T1CC3P	T1CC3E		
Reset	_	-	0	0	0	0	0	0		
Type	RO-0	RO-0	RW	RW	RW	RW	RW	RW		
5	T1CC4P: 输力	∖捕获/比较4输出	出极性。参考CC	1P的描述。		>				
4	T1CC4E: 输力	入捕获/比较4输出	出使能。参考CC	1E 的描述。						
3	T1CC3NP: 箱	ስ入捕获/比较3互	注补输出极性。参	考CC1NP的描述	<b>松</b> 。					
2	T1CC3NE: 辅	T1CC3NE:输入捕获/比较3互补输出使能。参考CC1NE的描述。								
1	T1CC3P: 输力	P1CC3P:输入捕获/比较3输出极性。参考CC1P的描述。								
0	T1CC3E: 输力	入捕获/比较3输出	出使能。参考CC	1E 的描述。						

# 1.4.13. TIM1CNTRH, 地址: 0x28C

Bit	7	6	5	4	3	2	1	0		
Name		T1CNT[15:8]								
Reset	0	0 0 0 0 0 0 0								
Type	RW	RW RW RW RW RW RW								
7:0	T1CNT[15:8]:	<b>[1CNT[15:8]:</b> 计数器的高8位值								

# 1.4.14. TIM1CNTRL, 地址: 0x28D

Bit	7	6	5	4	3	2	1	0	
Name		T1CNT[7:0]							
Reset	0	0	0	0	0	0	0	0	
Туре	RW	RW	RW	RW	RW	RW	RW	RW	

7:0 **T1CNT[7:0]**: 计数器的低8位值

# 1.4.15. TIM1PSCRH, 地址: 0x28E

Bit	7	6	5	4	3	2	1	0					
Name		T1PSC[15:8]											
Reset	0	0 0 0 0 0 0											
Туре	RW	7 RW RW RW RW RW RW											
7:0	预分频器用于 计数器的 器的值(更新)	事件包括计数器	分频。 <sub>"K_CNT</sub> ) 等 于 f <sub>CF</sub> 被			.含了当更新事件 听的值起作用,必							

# 1.4.16. TIM1PSCRL, 地址: 0x28F

Bit	7	6	5	4	3	2	1	0					
Name		TiPSC[7:0]											
Reset	0	0 0 0 0 0 0											
Туре	RW	RW	RW	RW	RW	RW	RW	RW					
7:0	预分频器用于 计数器的时钟。 PSCR 包含了	当更新事件产生	分频。 <sup>E</sup> f <sub>CK_PSC</sub> /( PSCR[ 时装入当前预分	频器寄存器的值		计数器被 i起作用,必须产	- - 生一个更新事件	: ·					

# 1.4.17. TIM1ARRH, 地址: 0x290

Bit	7	6	5	4	3	2	1	0			
Name	_	T1ARR[15:8]									
Reset	1	1	1	1	1	1	1	1			
Type	RW	RW RW RW RW RW RW									
	T1ARR[15:8]:	自动重装载的	高8位值								
7:0	ARR包含了将	ARR包含了将要装载入实际的自动重装载寄存器的值。									
	当自动重装载	的值为空时,计	数器不工作。								



# 1.4.18. TIM1ARRL, 地址: 0x291

Bit	7	6	5	4	3	2	1	0				
Name		T1ARR[7:0]										
Reset	1	1 1 1 1 1 1 1										
Туре	RW	RW RW RW RW RW RW										
	T1ARR[7: 0]	: 自动重装载的	低8位值									
7:0	ARR包含了将要装载入实际的自动重装载寄存器的值。											
	当自动重装载	的值为空时,计	数器不工作。									

# 1.4.19. TIM1RCR, 地址: 0x292

Bit	7	6	5	4	3	2	1	0				
Name		T1REP[7:0]										
Reset	0	0	0	0	0	0	0	0				
Type	RW	RW	RW	RW	RW	RW	RW	RW				
7:0	开启了预装载: 许产生更新中国 每次向下计数: 期更新事件U_ 这意味着在PW 在边沿对齐	断,则会同时影 器REP_CNT达到	允许用户设置比响产生更新中断例0,会产生一个 或REP值,因此x (P+1)对应着: 周期的数目;	的速率。 更新事件并且计	数器REP_CNT重	也从预装载寄存器 重新从REP值开始 尽在下次周期更新	计数。由于REP_	_CNT只有在周				

# 1.4.20. TIM1CCR1H, 地址: 0x293

Bit	7.	6	5	4	3	2	1	0
Name				T1CCI	R1[15:8]			
Reset	0	0	0	0	0	0	0	0
Туре	RW	RW	RW	RW	RW	RW	RW	RW
7:0	若CCI通道配置 CCRI包含了装 如果在TIM1_C 发生时,此预 当前捕获/比较	支入当前捕获/比 CCMR1寄存器(C 装载值才传输至 寄存器的值同计	CCMR1的CC1S 较1寄存器的值( )C1PE位)中未选 当前捕获/比较1	颁装载值)。 择预装载功能, 寄存器中。 的值相比较,并	-在OC1端口上产	即传输至当前寄 "生输出信号。若 【读)。		



# 1.4.21. TIM1CCR1L, 地址: 0x294

Bit	7	6	5	4	3	2	1	0			
Name		T1CCR1[7:0]									
Reset	RW	RW	RW	RW	RW	RW	RW	RW			
7:0	T1CCR1[7:0]:	T1CCR1[7:0]: 捕获/比较1的低8位值									

# 1.4.22. TIM1CCR2H, 地址: 0x295

Bit	7	6	5	4	3	2	1	0
Name				T1CCI	R2[15:8]			
Reset	0	0	0	0	0	0	0	0
Туре	RW	RW	RW	RW	RW	RW	RW	RW
7:0	若CC2通道配针 CCR2包含了装 如果在TIM1_C 发生时,此预 当前捕获/比较	支入当前捕获/比: CCMR2寄存器(C 装载值才传输至 寄存器的值同计	CCMR2的CC2S 较2寄存器的值(i) CC2PE位)中未选 当前捕获/比较1 数器TIM1_CN7	预装载值)。 择预装载功能, 寄存器中。	在OC2端口上产	立即传输至当前寄 产生输出信号。若 读)。		

# 1.4.23. TIM1CCR2L, 地址: 0x296

Bit	7	6	5	4	3	2	1	0			
Name		T1CCR2[7:0]									
Reset	0	0	0	0	0	0	0	0			
Type	RW	RW	RW	RW	RW	RW	RW	RW			
7:0	T1CCR2[7:0]:	<b>F1CCR2[7:0]</b> : 捕获/比较1的低8位值									

# 1.4.24. TIM1CCR3H, 地址: 0x297

Bit	7	6	5	4	3	2	1	0		
Name		T1CCR3[15:8]								
Reset	0	0	0	0	0	0	0	0		



Type	RW	RW	RW	RW	RW	RW	RW	RW						
	T1CCR3[15:8]	T1CCR3[15:8]: 捕获/比较3的高8位值												
	若CC3通道配置	若CC3通道配置为输出(TIM1_CCMR3的CC3S位):												
	CCR3包含了装入当前捕获/比较3寄存器的值(预装载值)。													
7:0	如果在TIM1_C	CCMR3寄存器(C	C3PE位)中未选	择预装载功能,	写入的数值会立	即传输至当前寄	存器中。否则只	有当更新事件						
	发生时,此预	装载值才传输至	当前捕获/比较1	寄存器中。										
	当前捕获/比较	当前捕获/比较寄存器的值同计数器TIM1_CNT的值相比较,并在OC3端口上产生输出信号。若CC3通道配置为输入:												
	CCR3包含了由	1上一次输入捕	庆3事件(IC3)传输	的计数器值(此时	付该寄存器为只i	卖)。								

# 1.4.25. TIM1CCR3L, 地址: 0x298

Bit	7	6	5	4	3	2	1	0			
Name	T1CCR3[7:0]										
Reset	0	0	0	0	0	0	0	0			
Туре	RW	RW	RW	RW	RW	RW	RW	RW			
7:0	T1CCR3[7:0]:	T1CCR3[7:0]: 捕获/比较3的低8位值									

# 1.4.26. TIM1CCR4H, 地址: 0x299

Bit	7	6	5	4	3	2	1	0		
Name				TICCE	R4[15:8]					
Reset	0	0	0	0	0	0	0	0		
Type	RW	RW	RW	RW	RW	RW	RW	RW		
7:0	RW TICCR4[15:8]: 捕获/比较4的高8位值 若CC4通道配置为输出(TIM1_CCMR4的CC4S位): CCR4包含了装入当前捕获/比较4寄存器的值(预装载值)。 如果在TIM1_CCMR4寄存器(OC4PE位)中未选择预装载功能,写入的数值会立即传输至当前寄存器中。否则只有当更新事件 发生时,此预装载值才传输至当前捕获/比较1寄存器中。 当前捕获/比较寄存器的值同计数器TIM1_CNT的值相比较,并在OC4端口上产生输出信号。若CC4通道配置为输入: CCR4包含了由上一次输入捕获4事件(IC4)传输的计数器值(此时该寄存器为只读)。									

# 1.4.27. TIM1CCR4L, 地址: 0x29A

Bit	7	6	5	4	3	2	1	0			
Name		T1CCR4[7:0]									
Reset	0	0	0	0	0	0	0	0			
Туре	RW	RW	RW	RW	RW	RW	RW	RW			



7:0 **T1CCR4[7:0]**: 捕获/比较3的低8位值

# 1.4.28. TIM1BRK, 地址: 0x29B

Bit	7	6	5	4	3	2	1	0		
Name	T1MOE	T1AOE	T1BKP	T1BKE	T1OSSR	TIOSSI	T1LOC	CK[1:0]		
Reset	0	0	0	0	0	0	0	0		
Туре	RW	RW	RW	RW	RW	RW	RW	RW		
	T1MOE: 主输	ì出使能		l	l	I.				
	一旦刹车输入有效,该位被硬件异步清0。根据AOE位的设置值,该位可以由软件置1或被自动置1。它仅对配置为输出的通									
7	道有效。									
	0: 禁止OC和OCN输出或强制为空闲状态;									
	1: 如果设置了相应的使能位(TIM1_CCERX寄存器的CCIE位),则使能OC和OCN输出。									
	T1AOE: 自动	输出使能								
6	0: MOE只能被	皮软件置1;								
O	1: MOE能被车	次件置1或在下一	一个更新事件被自	动置1(如果刹车	三输入无效)。					
	注: 一旦LOCI	K级别(TIM1_BI	KR寄存器中的LC	OCK位)设为1,	则该位不能被修改	改。				
	T1BKP: 刹车	输入极性( <mark>只对</mark>	故障源TIM1_BKI	IN有效)						
5	0: 刹车输入低	氏电平有效;								
	1: 刹车输入高									
	注: 一旦LOCI	K级别(TIM1_BI	KR寄存器中的LC	OCK位)设为1,	则该位不能被修改	改。				
	T1BKE: 刹车	功能使能								
4	0: 禁止刹车输入(BRK);									
	1: 开启刹车输入(BRK)。									
	注: 一旦LOCK级别(TIM1_BKR寄存器中的LOCK位)设为1,则该位不能被修改。									
	T1OSSR: 运行模式下"关闭状态"选择									
	该位用于当MOE=1且通道为互补输出时。									
2	参考OC/OCN使能的详细说明(参见17.7.13)。									
3	0: 当定时器不工作时,禁止OC/OCN输出(OC/OCN使能输出信号=0);									
	1: 当定时器不工作时,一旦CciE=1或CciNE=1,首先开启OC/OCN并输出无效电平,然后置OC/OCN使能输出信号=1。									
	OC/OCN便能输出信号=1。 注: 一旦LOCK级别(TIM1_BKR寄存器中的LOCK位)设为2,则该位不能被修改。									
		·				<b>∕</b> ∧°				
	T1OSSI:空闲模式下"关闭状态"选择 该位用于当MOE=0且通道设为输出时。 参考OC/OCN使能的详细说明(参见17.7.13)。									
	<ul><li>3/50C/OCN使能的件细说例(多元17.7.13)。</li><li>0: 当定时器不工作时,禁止OC/OCN输出(OC/OCN使能输出信号=0);</li></ul>									
2	1: 当定时器不工作时,一旦CciE=1或CciNE=1,OC/OCN首先输出其空闲电平,然后									
	OC/OCN使能输出信号=1。									
	注: 一旦LOCK级别(TIM1_BKR寄存器中的LOCK位)设为2,则该位不能被修改。									
	T1LOOK[1:0]: 锁定设置									
1.0	该位为防止软件错误而提供写保护。									
1:0	00: 锁定关闭,寄存器无写保护;									
	01: 锁定级别	1,不能写入TIN	/11_BKR寄存器的	ήВКЕ、ВКР、 <i>А</i>	AOE位和TIM1_C	MSR寄存器的				



#### OISI位;

10: 锁定级别2,不能写入锁定级别1中的各位,也不能写入CC极性位(一旦相关通道通过CCIS 位设为输出,CC极性位是TIM1\_CCERX寄存器的CCIP位)以及OSSR/OSSI位;

11: 锁定级别3,不能写入锁定级别2中的各位,也不能写入CC控制位(一旦相关通道通过CCIS 位设为输出,CC控制位是TIM1\_CCMRx寄存器的OCIM/OCIPE位);

注:在系统复位后,只能写一次LOCK位,一旦写入TIM1\_BDR寄存器,则其内容保持不变直至复位。

### 1.4.29. TIM1DTR, 地址: 0x29C

Bit	7	6	5	4	3	2	1	0
Name	T1DTR[7:0]							
Reset	0	0	0	0	0	0	0	0
Type	RW	RW	RW	RW	RW	RW	RW	RW
7:0	T1UTG[7:0]: 死区发生器设置 这些位定义了插入互补输出之间的死区持续时间。假设DT表示其持续时间,tCK_PSC为TIM1的时钟脉冲: DTG[7:5]=0xx => DT=DTG[7:0]x tdtg,其中: t <sub>dtg</sub> =t <sub>CK_PSC</sub> . (f1) DTG[7:5]=10x => DT=(64+DTG[5:0])x tdtg,其中: t <sub>dtg</sub> =t <sub>CK_PSC</sub> . (f2) DTG[7:5]=110 => DT=(32+DTG[4:0])x t <sub>dtg</sub> ,其中: tdtg=8x t <sub>CK_PSC</sub> . (f3) DTG[7:5]=111 => DT=(32+DTG[4:0])x tdtg,其中: tdtg=16x t <sub>CK_PSC</sub> . (f4) 举列: 如果t <sub>CK_PSC</sub> =125 ns (8 MHz),可能的死区时间为: DTG[7:0] = 0 到 7Fh,0 到 15875 ns ,步长时间为250 ns (参考f2),DTG[7:0] = C0h 到 DFh,32 μs 到 63 μs ,步长时间为 1μs ( 参考f3),DTG[7:0] = E0h 到 FFh,64 μs 到 126 μs ,步长时间为2 μs (参考f4),							

# 1.4.30. TIM1OISR, 地址: 0x29D

Bit	7	6	5	4	3	2	1	0	
Name	reserved	T1OIS4	T1OIS3N	T1OIS3	T1OIS2N	T1OIS2	T10IS1N	T1OIS1	
Reset	_	0	0	0	0	0	0	0	
Туре	RO-0	RW	RW	RW	RW	RW	RW	RW	
6	T1OIS4: 输出空闲状态4(OC4输出)。参见OIS1位。								
5	T1OIS3N:输出空闲状态3(OC3N输出)。参见OIS1N位。								
4	<b>T1OIS3:</b> 输出空闲状态3(OC3输出)。参见OIS1位。								
3	T1OIS2N:输出空闲状态2(OC2N输出)。参见OIS1N位。								
2	T1OIS2: 输出空闲状态2(OC2输出)。参见OIS1位。								
	T1OIS1N: 输出空闲状态1(OC1N输出)。								
1	0: 当MOE=0时,则在一个死区时间后,OC1N=0;								
	1: 当MOE=0問	1: 当MOE=0时,则在一个死区时间后,OC1N=1。							



	注:已经设置了LOCK(TIM1_BKR寄存器)级别1、2或3后,该位不能被修改。						
	<b>T10IS1:</b> 输出空闲状态1(OC1输出)。						
0	0: 当MOE=0时,如果OC1N使能,则在一个死区后,OC1=0;						
0	1: 当MOE=0时,如果OC1N使能,则在一个死区后,OC1=1。						
	注: 已经设置了LOCK(TIM1_BKR寄存器)级别1、2或3后,该位不能被修改。						

## 1.4.31. LEBCON 寄存器, 地址 0x41C

Bit	7	6	5	4	3	2	1	0
Name	LEBEN	LEBC	H[1:0]	reserved	EDGS	BKS[2:0]		
Reset	0	0	0	_	0	0	0	0
Type	RW	RW	RW	RO-0	RW	RW	RW	RW

Bit	Name	Function					
		前沿消隐使能位( <b>仅当 ADGO=0 时可进行切换,否则 ADC 工作异常</b> )					
7	LEBEN	1 = 使能					
		0 = 禁止					
		前沿消隐通道选择					
		00 = TIM1_CH1					
6:5	LEBCH[1:0]	01 = TIM1_CH2					
		10 = TIM1_CH3					
		11 = TIM1_CH4					
4	N/A	保留位,读0					
		PWM 消隐沿选择					
3	EDGS	0 = PWM 上升沿					
		1 = PWM 下降沿					
		BKS[2:0], TIM1 的故障源使能, 高有效					
2	DK6[3:0]	BKS2: 选择 ADC 阈值比较					
	BKS[2:0]	BKS1: 选择 LVD 检测					
		BKS0: 选择 BKIN 管脚					

### 2应用范例

//\*\*\*\*\*\*\*\*\*\*\*\*\*\*\*\*\*\*\*

/\* 文件名: TEST\_62F08x\_TIM1\_PWM.c

\* 功能: FT62F08x-TIM1\_PWM 功能演示

\* IC: FT62F088

\* 内部: 16M

\* empno: 500

\* 说明: TIM1 CH1 互补输出周期为 32kHz 的方波

\*

\*



```
参考原理图 TEST_62F08x_sch.pdf
//**********************
#include "SYSCFG.h"
* 函数名: interrupt ISR
* 功能: 中断处理,包括定时器0中断和外部中断
* 输入: 无
* 输出: 无
void interrupt ISR(void)
                         //PIC_HI-TECH 使用
{
}
/*_____
* 函数名: POWER INITIAL
   功能: 上电系统初始化
* 输入: 无
  输出: 无
void POWER_INITIAL(void)
{
   OSCCON = 0B01110001; //16MHZ 1:1
   //BIT7~BIT4: 主 时 钟 ( 系 统 时 钟 ) 分 频 比 选 择 。
0111(1:1), 0110(1:2), 0101(1:4), 0100(1:8), 0011(1:16), 0010, (1:32), 0001(1:64), 1xxx(1:128), 0000(32kH)
z LIRC)
   //BIT3:振荡器起振超时状态位。1: 器件运行在 FOSC<2:0>指定的外部时钟之下; 0: 器件
运行在内部振荡器之下
   //BIT2:高速内部时钟状态。 1: HIRC is ready; 0: HIRC is not ready
   //Bit1: 低速内部时钟状态。1: LIRC is ready; 0: LIRC is not ready
   //Bit0:系统时钟选择位。1: 系统时钟选择为内部振荡器; 0: 时钟源由 FOSC<2:0>决定
   INTCON = 0;
   PORTA = 0B000000000;
                      //PA 输入输出 0-输出 1-输入
   TRISA = 0B111111110;
   PORTB = 0B000000000;
   TRISB = 0B1111111111;
                      //PB 输入输出 0-输出 1-输入
   PORTC = 0B000000000;
                      //PC 输入输出 0-输出 1-输入
   TRISC = 0B111111110;
```

```
PORTD = 0B000000000;
                       //PD 输入输出 0-输出 1-输入
   TRISD = 0B1111111111;
   WPUA = 0B000000000;
                       //PA 端口上拉控制 1-开上拉 0-关上拉
   WPUB = 0B000000000;
                       //PB 端口上拉控制 1-开上拉 0-关上拉
   WPUC = 0B000000000;
                       //PC 端口上拉控制 1-开上拉 0-关上拉
                       //PD 端口上拉控制 1-开上拉 0-关上拉
   WPUD = 0B00000000;
                       //PA 端口上拉控制 1-开下拉 0-关下拉
   WPDA = 0B0000000000:
                       //PB 端口上拉控制 1-开下拉 0-关下拉
   WPDB = 0B000000000;
                       //PC 端口上拉控制 1-开下拉 0-关下拉
   WPDC = 0B000000000;
   WPDD = 0B000000000;
                       //PD 端口上拉控制 1-开下拉 0-关下拉
   PSRC0 = 0B111111111;
                       //PORTA,PORTB 源电流设置最大
   //BIT7~BIT6:PORTB[7:4]源电流能力控制,BIT5~BIT4:PORTB[3:0]源电流能力控制
   //BIT3~BIT2:PORTA[7:4]源电流能力控制,BIT1~BIT0:PORTA[3:0]源电流能力控制
   PSRC1 = 0B111111111;
                       //PORTC,PORTD 源电流设置最大
   //BIT7~BIT6:PORTD[7:4]源电流能力控制,BIT5~BIT4:PORTD[3:0]源电流能力控制
   //BIT3~BIT2:PORTC[7:4]源电流能力控制,BIT1~BIT0:PORTC[3:0]源电流能力控制
                       //PORTA 灌电流设置最大 0:最小, 1:最大
   PSINK0 = 0B11111111;
   PSINK1 = 0B1111111111;
                       //PORTB 灌电流设置最大 0:最小, 1:最大
   PSINK2 = 0B111111111; //PORTC 灌电流设置最大 0:最小, 1:最大
   PSINK3 = 0B11111111; //PORTD 灌电流设置最大 0:最小, 1:最大
   ANSELA = 0B000000000;
* 函数名: Time1Initial
         上电系统初始化
   功能:
   输入:
          无
   输出:
          无
void Time1Initial(void)
                     //使能 timer1 时钟模块
   PCKEN |=0B00000010;
   CKOCON=0B00100000;
                     //TIM1 时钟为 HIRC 的 2 倍频
   TCKSRC=0B00000011;
   //BIT7 低频内振模式: 1 = 256K 振荡频率模式,0 = 32K 振荡频率模式
   //BIT6~BIT4TIM2 时钟源选择位
         //值 时钟源
```

}



- //0 系统时钟/主时钟
- //1 HIRC
- //2 XT 时钟/外部时钟
- //3 HIRC 的 2 倍频
- //4 XT 时钟/外部时钟的 2 倍频
- //5 LIRC
- //6 LP 时钟/外部时钟
- //7 LP 时钟/外部时钟的 2 位频

//BIT3:保留位

//BIT2~BIT1:TIM1 时钟源选择位

//值 时钟源

- //0 系统时钟/主时钟
- //1 HIRC
- //2 XT 时钟/外部时钟
- //3 HIRC 的 2 倍频
- //4 XT 时钟/外部时钟的 2 倍频
- //5 LIRC
- //6 LP 时钟/外部时钟
- //7 LP 时钟/外部时钟的 2 位频

TIM1CR1 =0B10000101; //预载允许,边沿对齐向上计数器,计数器使能 //BIT7:自动预装载允许位

//0: TIM1\_ARR 寄存器没有缓冲,它可以被直接写入;

//1: TIM1 ARR 寄存器由预装载缓冲器缓冲。

//BIT6~BIT5:选择对齐模式

//00: 边沿对齐模式。计数器依据方向位(DIR)向上或向下计数。

//01: 中央对齐模式 1。计数器交替地向上和向下计数。配置为输出的通道 (TIM1\_CCMRx 寄存器中 CciS=00)的输出比较中断标志位,只在计数器向下计数时被置 1。

//10:中央对齐模式 2。计数器交替地向上和向下计数。配置为输出的通道 (TIM1\_CCMRx 寄存器中 CciS=00)的输出比较中断标志位,只在计数器向上计数时被置 1。

//11: 中央对齐模式 3。计数器交替地向上和向下计数。配置为输出的通道 (TIM1\_CCMRx 寄存器中 CciS=00)的输出比较中断标志位,在计数器向上和向下计数时均被置 1。

//BIT4:方向

//0: 计数器向上计数:

//1: 计数器向下计数。

//BIT3:单脉冲模式

//0: 在发生更新事件时, 计数器不停止;

//1: 在发生下一次更新事件(清除 CEN 位)时, 计数器停止。

//BIT2:更新请求源

//0: 如果 UDIS 允许产生更新事件,则下述任一事件产生一个更新中断:

//寄存器被更新(计数器上溢/下溢)



//软件设置 UG 位

//时钟/触发控制器产生的更新

//1: 如果 UDIS 允许产生更新事件,则只有当下列事件发生时才产生更新中断,

### 并 UIF 置 1:

//寄存器被更新(计数器上溢/下溢)

//BIT1: 禁止更新

//0: 一旦下列事件发生,产生更新(UEV)事件:

//计数器溢出/下溢

//产生软件更新事件

//时钟/触发模式控制器产生的硬件复位被缓存的寄存器被装入它们的预装载值。

//1: 不产生更新事件,影子寄存器(ARR、PSC、CCRx)保持它们的值。如果设置了 UG 位或时钟/触发控制器发出了一个硬件复位,则计数器和预分频器被重新初始化。

//BITO 允许计数器

//0: 禁止计数器:

//1: 使能计数器。

#### TIM1SMCR=0B000000000;

//BIT7: 保留

//BIT6~BIT4: 触发选择,这3位选择用于选择同步计数器的触发输入。

//000: 内部触发 ITR0 连接到 TIM6 TRGO (此设计没有 TIM6, 所以固定接 0)

//001: 保留

//010: 内部触发 ITR2 连接到 TIM5 TRGO(此设计没有 TIM5, 所以固定接 0)

//011: 保留

//100: TI1 的边沿检测器(TI1F ED)

//101: 滤波后的定时器输入 1(TI1FP1)

//110: 滤波后的定时器输入 2(TI2FP2)

//111: 外部触发输入(ETRF)

//注: 这些位只能在未用到(如 SMS=000)时被改变,以避免在改变时产生错误的 边沿检测。

//BIT3:保留

//BIT2~BIT0: 时钟/触发/从模式选择,当选择了外部信号, 触发信号(TRGI)的有效边沿与选中的外部输入极性相关(见输入控制寄存器和控制寄存器的说明)

//000: 时钟/触发控制器禁止 - 如果 CEN=1,则预分频器直接由内部时钟驱动。

//101: 门控模式 - 当触发输入(TRGI)为高时,计数器的时钟开启。一旦触发输入变为低,则计数器停止(但不复位)。计数器的启动和停止都是受控的。

//110: 触发模式 - 计数器在触发输入 TRGI 的上升沿启动(但不复位),只有计数器的启动是受控的。

//注 其它值禁止配置

//配置成门控模式/触发模式时,捕捉功能可正常使用。



TIM1IER =0B00000000;//禁止所有中断

//BIT7: 允许刹车中断

//0: 禁止刹车中断;

//1: 允许刹车中断。

//BIT6: 触发中断使能

//0: 禁止触发中断;

//1: 使能触发中断。

//BIT5: 保留.

//BIT4: 允许捕获/比较 4 中断

//0: 禁止捕获/比较 4 中断;

//1: 允许捕获/比较4中断。

//BIT3: 允许捕获/比较3中断

//0: 禁止捕获/比较 3 中断;

//1: 允许捕获/比较3中断。

//BIT2: 允许捕获/比较 2 中断

//0: 禁止捕获/比较 2 中断:

//1: 允许捕获/比较2中断。

//BIT1: 允许捕获/比较 1 中断

//0: 禁止捕获/比较1中断;

//1: 允许捕获/比较1中断。

//BIT0: 允许更新中断

//0: 禁止更新中断;

//1: 允许更新中断。

### TIM1SR1 = 0B00000000;

//BIT7: 刹车中断标记,一旦刹车输入有效,由硬件对该位置 1。如果刹车输入无效,则该位可由软件清 0。

//0: 无刹车事件产生;

//1: 刹车输入上检测到有效电平。

//BIT6: 触发器中断标记,当发生触发事件(当从模式控制器处于除门控模式外的其它模式时,在 TRGI 输入端检测到有效边沿,或门控模式下的任一边沿)时由硬件对该位置 1。它由软件清 0。

//0: 无触发器事件产生;

//1: 触发中断等待响应。

//BIT5: 保留

//1: COM 中断等待响应。

//BIT4: 捕获/比较 4 中断标记

//参考 CC1IF 描述。

//BIT3: 捕获/比较 3 中断标记

//参考 CC1IF 描述。

//BIT2: 捕获/比较 2 中断标记

//参考 CC1IF 描述。

//BIT1: 捕获/比较 1 中断标记 如果通道 CC1 配置为输出模式: 当计数器值与比较



值匹配时该位由硬件置 1,但在中心对称模式下除外(参考  $TIM1\_CR1$  寄存器的 CMS 位)。它由软件清 0。

//0: 无匹配发生;

//1: TIMx CNT 的值与 TIMx CCR1 的值匹配。

//注: 在中心对称模式下,当计数器值为 0 时,向上计数,当计数器值为 ARR 时,向下计数(它从 0 向上计数到 ARR-1,再由 ARR 向下计数到 1)。因此,对所有的 SMS 位值,这两个值都不置标记。但是,如果 CCR1>ARR,则当 CNT 达到 ARR 值时, CC1IF 置 1。

//如果通道 CC1 配置为输入模式: 当捕获事件发生时该位由硬件置 1,它由软件 清 0 或通过读 TIM1 CCR1L 清 0。

//0: 无输入捕获产生;

//1: 计数器值已被捕获(拷贝)至 TIM1\_CCR1(在 IC1 上检测到与所选极性相同的 边沿)。

//BITO: 更新中断标记,当产生更新事件时该位由硬件置 1。它由软件清 0。

//0: 无更新事件产生;

//1: 更新事件等待响应。当寄存器被更新时该位由硬件置 1:

//若 TIM1 CR1 寄存器的 UDIS=0, 当计数器上溢或下溢时:

//若 TIM1\_CR1 寄存器的 UDIS=0、URS=0, 当设置 TIM1\_EGR 寄存器的 UG 位 软件对计数器

//CNT 重新初始化时;

//若 TIM1\_CR1 寄存器的 UDIS=0、URS=0,当计数器 CNT 被触发事件重新初始 化时 (参考 0

//从模式控制寄存器 TIM1\_SMCR)。

TIM1SR2 = 0B00000000:

TIM1EGR =0B00000000;

//BIT7: 产生刹车事件,该位由软件置 1,用于产生一个刹车事件,由硬件自动清 0。

//0: 无动作:

//1: 产生一个刹车事件。此时 MOE=0、BIF=1, 若开启对应的中断(BIE=1),则产生相应的中断。

//BIT6: 保留

//BIT5: 保留

//BIT4: 产生捕获/比较 4 事件

//参考 CC1G 描述。

//BIT3:产生捕获/比较3事件

//参考 CC1G 描述。

//BIT2: 产生捕获/比较 2 事件

//参考 CC1G 描述。

//BIT1: 产生捕获/比较 1 事件

//该位由软件置 1,用于产生一个捕获/比较事件,由硬件自动清 0。

//0: 无动作;

//1: 在通道 CC1 上产生一个捕获/比较事件: 若通道 CC1 配置为输出:

//设置 CC1IF=1,若开启对应的中断,则产生相应的中断。若通道 CC1 配置为输

入:

//当前的计数器值被捕获至 TIM1\_CCR1 寄存器,设置 CC1IF=1,若开启对应的中断,则产生相应的中断。若 CC1IF 已经为 1,则设置 CC1OF=1。

//BITO 保留

TIM1CCMR1 =0B01101000://CC1 通道被配置为输出

//BIT7: 保留

//BIG6~BIT4:输出比较 1 模式,该 3 位定义了输出参考信号 OC1REF 的动作,而 OC1REF 决定了 OC1 的值。OC1REF 是高电平有效,而 OC1 的有效电平取决于 CC1P 位。

//000: 冻结。输出比较寄存器 TIM1\_CCR1 与计数器 TIM1\_CNT 间的比较对 OC1REF 不起作用:

//001: 匹配时设置通道 1 的输出为有效电平。当计数器 TIM1\_CNT 的值与捕获/比较寄存器 1(TIM1\_CCR1)相同时,强制 OC1REF 为高。

//010: 匹配时设置通道 1 的输出为无效电平。当计数器 TIM1\_CNT 的值与捕获/比较寄存器 1(TIM1 CCR1)相同时,强制 OC1REF 为低。

//011: 翻转。当 TIM1 CCR1=TIM1 CNT 时,翻转 OC1REF 的电平。

//100: 强制为无效电平。强制 OC1REF 为低。

//101: 强制为有效电平。强制 OC1REF 为高。

//110: PWM 模式 1- 在向上计数时,一旦 TIM1\_CNT<TIM1\_CCR1 时通道 1 为有效电平,否则为无效电平;在向下计数时,一旦 TIM1\_CNT>TIM1\_CCR1 时通道 1 为无效电平(OC1REF=0), 否则为有效电平(OC1REF=1)。

//111: PWM 模式 2- 在向上计数时,一旦 TIM1\_CNT<TIM1\_CCR1 时通道 1 为无效电平,否则为有效电平;在向下计数时,一旦 TIM1\_CNT>TIM1\_CCR1 时通道 1 为有效电平,否则为无效电平。

//注 1: 一旦 LOCK 级别设为 3(TIM1\_BKR 寄存器中的 LOCK 位)并且 CC1S=00(该通道配置成输出)则该位不能被修改。

//注 2: 在 PWM 模式 1 或 PWM 模式 2 中,只有当比较结果改变了或在输出比较模式中从冻结模式切换到 PWM 模式时,OC1REF 电平才改变。(参考 17.5.7PWM 模式)

//注 3: 在有互补输出的通道上,这些位是预装载的。如果 TIM1\_CR2 寄存器的 CCPC=1, OCM 位只有在 COM 事件发生时,才从预装载位取新值。

//BIT3: 输出比较 1 预装载使能

//0: 禁止 TIM1\_CCR1 寄存器的预装载功能,可随时写入 TIM1\_CCR1 寄存器,并且新写入的数值立即起作用。

//1: 开启 TIM1\_CCR1 寄存器的预装载功能,读写操作仅对预装载寄存器操作,TIM1 CCR1 的预装载值在更新事件到来时被加载至当前寄存器中。

//注 1: 一旦 LOCK 级别设为 3(TIM1\_BKR 寄存器中的 LOCK 位)并且 CC1S=00(该 通道配置成输出)则该位不能被修改。

//注 2: 为了操作正确,在 PWM 模式下必须使能预装载功能。但在单脉冲模式下 (TIM1\_CR1 寄存器的 OPM=1),它不是必须的。

//BIT2: 保留

//BIT1~BIT0: 捕获/比较 1 选择。这 2 位定义通道的方向(输入/输出),及输入脚的选择:

//00: CC1 通道被配置为输出;



//01: CC1 通道被配置为输入, IC1 映射在 TI1FP1 上;

//10: CC1 通道被配置为输入, IC1 映射在 TI2FP1 上;

//11: CC1 通道被配置为输入,IC1 映射在 TRC 上。此模式仅工作在内部触发器输入被选中时(由

//TIM1 SMCR 寄存器的 TS 位选择)。

//注: CC1S 仅在通道关闭时(TIM1\_CCER1 寄存器的 CC1E=0)才是可写的。

TIM1CCMR2 = 0B000000000:

TIM1CCMR3 = 0B00000000;

TIM1CCMR4 = 0B000000000;

TIM1CCER1 =0B00001111; //比较 1 互补输出使能,低电平有效; 比较器 1 输出使能,低电平有效

//BIT7: 输入捕获/比较 2 互补输出极性。参考 CC1NP 的描述。

//BIT6: 输入捕获/比较 2 互补输出使能。参考 CC1NE 的描述。

//BIT5: 输入捕获/比较 2 输出极性。参考 CC1P 的描述。

//BIT4: 输入捕获/比较 2 输出使能。参考 CC1E 的描述。

//BIT3: 输入捕获/比较 1 互补输出极性

//0: OC1N 高电平有效;

//1: OC1N 低电平有效。

//注 1: 一旦 LOCK 级别(TIM1\_BKR 寄存器中的 LCCK 位)设为 3 或 2 且 CC1S=00(通道配置为输出) 则该位不能被修改。

//注 2: 对于有互补输出的通道,该位是预装载的。如果 CCPC=1 ( $TIM1\_CR2$  寄存器),只有在

//COM 事件发生时, CC1NP 位才从预装载位中取新值。

//BIT2: 输入捕获/比较 1 互补输出使能

//0: 关闭一 OC1N 禁止输出,因此 OC1N 的输出电平依赖于 MOE、OSSI、OSSR、

OIS1,

//OIS1N 和 CC1E 位的值。

//1: 开启一 OC1N 信号输出到对应的输出引脚,其输出电平依赖于 MOE、OSSI、

OSSR.

//OIS1、OIS1N 和 CC1E 位的值。

//注:对于有互补输出的通道,该位是预装载的。如果 CCPC=1(TIM1\_CR2 寄存器),只有在

//COM 事件发生时,CC1NE 位才从预装载位中取新值。

//BIT1: 输入捕获/比较 1 输出极性 CC1 通道配置为输出:

//0: OC1 高电平有效;

//1: OC1 低电平有效。

//CC1 通道配置为触发(参考图 61):

//0: 触发发生在 TI1F 的高电平或上升沿;

//1: 触发发生在 TI1F 的低电平或下降沿。

//CC1 通道配置为输入(参考图 61):

//0: 捕捉发生在 TI1F 的高电平或上升沿;

//1: 捕捉发生在 TI1F 的低电平或下降沿。

//注 1: 一旦 LOCK 级别(TIM1\_BKR 寄存器中的 LCCK 位)设为 3 或 2,则该位不能被修改。

//注 2: 对于有互补输出的通道,该位是预装载的。如果 CCPC=1 (TIM1\_CR2 寄存器),只有在

//COM 事件发生时, CC1P 位才从预装载位中取新值。

//BITO: 输入捕获/比较 1 输出使能

//CC1 通道配置为输出:

//0: 关闭一 OC1 禁止输出,因此 OC1 的输出电平依赖于 MOE、OSSI、OSSR、OIS1、OIS1N 和 CC1NE 位的值。

//1: 开启一 OC1 信号输出到对应的输出引脚,其输出电平依赖于 MOE、OSSI、

OSSR 、 OIS1 、 OIS1N 和 CC1NE 位 的 值 CC1 通道配置为输入:

//该位决定了计数器的值是否能捕获入 TIM1\_CCR1 寄存器

//0: 捕获禁止;

//0: 捕获使能。

//注:对于有互补输出的通道,该位是预装载的。如果 CCPC=1(TIM1\_CR2 寄存器),只有在

//COM 事件发生时, CC1E 位才从预装载位中取新值。

TIM1CCER2 = 0B000000000;

TIM1CNTRH =0B00000000;//TIM1 计数器

TIM1CNTRL =0B00000000;

TIM1PSCRH =0B000000000:

TIM1PSCRL =0B00000000;

TIM1ARRH =0x03; //自动重载, 周期

TIM1ARRL =0xe8;

TIM1RCR =0B00001111; //重复计数器的值

TIM1CCR1H =0x01; //PWM 脉宽

TIM1CCR1L =0xf4;

//TIM1CCR2H =0B00000000;

//TIM1CCR2L =0B00000000;

//TIM1CCR3H =0B00000000;

//TIM1CCR3L =0B00000000;



```
//TIM1CCR4H =0B00000000;
   //TIM1CCR4L =0B000000000:
   TIM1BKR =0B11000000;
                      //输出使能,禁止刹车
   TIM1DTR =0B00000111: //死区发生器
   //BIT7~BIT0: 死区发生器设置,这些位定义了插入互补输出之间的死区持续时间。假设 DT
表示其持续时间,tCK PSC 为 TIM1 的时钟脉冲:
      //DTG[7:5]=0xx \Rightarrow DT=DTG[7:0]x tdtg, 其中: tdtg=tCK_PSC. (f1)
      //DTG[7:5]=10x \Rightarrow DT=(64+DTG[5:0])x tdtg,其中: tdtg= tCK PSC. (f2)
      //DTG[7:5]=110 => DT=(32+DTG[4:0])x tdtg, 其 中 : tdtg=8x tCK_PSC. (f3)
      //DTG[7:5]=111 => DT=(32+DTG[4:0])x tdtg, 其中: tdtg=16x tCK_PSC. (f4)
   TIM1OISR =0B00000000; //空闲输出状态设置
   //BIT1: 输出空闲状态 1(OC1N 输出)。
         //0: 当 MOE=0 时,则在一个死区时间后,OC1N=0;
         //1: 当 MOE=0 时,则在一个死区时间后,OC1N=1。
         //注: 已经设置了 LOCK(TIM1_BKR 寄存器)级别 1、2 或 3 后,该位不能被修改。
      //BIT0: 输出空闲状态 1(OC1 输出)。
         //0: 当 MOE=0 时,如果 OC1N 使能,则在一个死区后,OC1=0;
         //1: 当 MOE=0 时,如果 OC1N 使能,则在一个死区后,OC1=1。
         //注: 已经设置了 LOCK(TIM1 BKR 寄存器)级别 1、2 或 3 后,该位不能被修改。
   LEBCON =0B00000000; //前沿消隐禁止
   //BIT7
        前沿消隐使能位(仅当 ADGO=0 时可进行切换,否则 ADC 工作异常)
         //1 = 使能
         //0 = 禁止
      //BIT6~BIT5: 前沿消隐通道选择
         //00 = TIM1\_CH1
         //01 = TIM1\_CH2
         //10 = TIM1 CH3
        //11 = TIM1 CH4
      //BIT4:N/A 保留位,读0
      //BIT3: PWM 消隐沿选择
         //0 = PWM 上升沿
         //1 = PWM 下降沿
      //BIT2~BIT0:TIM1 的故障源使能,高有效
         //BKS2: 选择 ADC 阈值比较
         //BKS1: 选择 LVD 检测
         //BKS0: 选择 BKIN 管脚
}
```



Fremont Micro Devices (SZ) Limited

#5-8, 10/F, Changhong Building, Ke-Ji Nan 12 Road, Nanshan District, Shenzhen, Guangdong 518057

Tel: (86 755) 86117811 Fax: (86 755) 86117810

Fremont Micro Devices (Hong Kong) Limited



#16, 16/F, Blk B, Veristrong Industrial Centre, 34-36 Au Pui Wan Street, Fotan, Shatin, Hong Kong

Tel: (852) 27811186 Fax: (852) 27811144

Fremont Micro Devices (USA), Inc.

42982 Osgood Road Fremont, CA 94539

Tel: (1-510) 668-1321 Fax: (1-510) 226-9918

Web Site: <a href="http://www.fremontmicro.com/">http://www.fremontmicro.com/</a>

\* Information furnished is believed to be accurate and reliable. However, Fremont Micro Devices, Incorporated (BVI) assumes no responsibility for the consequences of use of such information or for any infringement of patents of other rights of third parties which may result from its use. No license is granted by implication or otherwise under any patent rights of Fremont Micro Devices, Incorporated (BVI). Specifications mentioned in this publication are subject to change without notice. This publication supersedes and replaces all information previously supplied. Fremont Micro Devices, Incorporated (BVI) products are not authorized for use as critical components in life support devices or systems without express written approval of Fremont Micro Devices, Incorporated (BVI). The FMD logo is a registered trademark of Fremont Micro Devices, Incorporated (BVI). All other names are the property of their respective own.