# 同济大学计算机系 计算机组成原理课程实验报告



## 一、实验内容

本次实验,将使用 Verilog HDL 实现 31 条 MIPS 指令的 CPU 的设计、前仿真、后仿真和下板调试运行。

### 二、设计流程


- 1. 确定各条指令所需要的部件
- 2. 确定各条指令中各个部件的输入输出关系,设计各部件的数据通路
- 3. 确定数据通路总图
- 4. 根据各条指令所需要的部件以及总通路图,确定指令操作时间表(真值表)
- 5. 根据指令操作时间表,设计控制器
- 6. 根据总通路图以及指令操作时间表,编写 Verilog 代码
- 7. 根据指令测试程序进行测试

数据通路:

## 三、模块建模

(该部分要求对实验中建模的所有模块进行功能描述,并列出各模块建模的 verilog 代码)

#### 数据通路如图:



程序总体结构如图:

```
- @ sccomp_dataflow (sccomp_dataflow.v) (3)
 - we sccpu - cpu (cpu. v) (14)
   - @ cpu_control - control (control.v)
   - @ cpu_ref - regfile (RegFile.v)
   --- @ cpu_mux1 - MUX1 (MUX1.v)
   --- cpu_add2 - ADD (ADD. v)
   --- @ cpu_npc - npc (npc. v)
   epu II - II (II. v)
 ± scimem - imem (imem. xci)
```

#### (1) 顶层模块:

接口:

```
nodule sccomp_dataflow(
input clk_in,
input reset,
output [31:0] inst,//指令寄存器中获取的指令码
output [31:0] pc,//当前指令地址
output [31:0] addr//dmem存数据地址
);
```

功能:本模块为顶层模块,实例化指令存储器 imem,数据存储器 dmem, CPU 主要功能模块 CPU。

#### (2) CPU 模块:

接口:

```
module cpu(
input clk,
input reset,
input [31:0] inst,//指令寄存器中获取的指令码
input [31:0] rdata,//dmem的读数据
output [31:0] pc,//当前指令的地址—
output [31:0] addr,//DMEM存入数据的地址
output [31:0] wdata,//dmem的写数据
//output IM_R,
output DM_CS,
output DM_R,
output DM_W
);
```

功能:调用各功能模块,完成指令功能。

(3) 数据存储器 dmem 模块

接口:

```
nodule dmem(clk, DM_CS, DM_W, DM_R, addr, data_in, data_out);
     input clk; //存储器时钟信号, 上升沿时向 ram 内部写入数据
    input DM_CS; //存储器有效信号, 高电平时存储器才运行, 否则输出 z
    input DM_W; //存储器写有效信号, 高电平为写有效, 与 DM_CS同时有效时才可对存储器进行写
    input DM_R; //存储器读有效信号, 高电平为读有效, 与 DM_CS同时有效时才可对存储器进行读
    input [31:0] addr; //输入地址, 指定数据读写的地址
    input [31:0] data_in; //存储器写入的数据, 在 clk 上升沿时被写入
    output wire [31:0] data out; //存储器读出的数据
功能:存储或输出数据。
(4) 指令存储器 imem
接口(以自己编写的为例):
nodule IMEM(
    input [10:0] addr,
    output [31:0] inst
   ):
功能: 读取外存中程序, 保存到存储器中。
(5) 寄存器堆模块 regfile
接口:
nodule regfile(clk, rst, we, raddr1, raddr2, waddr, wdata, rdata1, rdata2);
      input clk; //寄存器组时钟信号, 下降沿写入数据
      input rst; //reset 信号, 异步复位, 高电平时全部寄存器置零
      input we; //寄存器读写有效信号, 高电平时允许寄存器写入数据-
      input [4:0] raddr1; //所需读取的寄存器的地址
      input [4:0] raddr2; //所需读取的寄存器的地址
      input [4:0] waddr; //写寄存器的地址
      input [31:0] wdata; //写寄存器数据, 数据在 clk 下降沿时被写入
      output wire [31:0] rdatal; //raddr1 所对应寄存器的输出数据
      output wire [31:0] rdata2; //raddr2 所对应寄存器的输出数据
功能:根据需要存储、输出数据。
```

(6) 运算器模块 alu

接口:

```
module alu(a, b, aluc, r, zero/*, carry*/, negative, overflow);
   input [31:0]a;//32位输入,操作数1
   input [31:0]b;//32位输入,操作数2
   input [3:0]aluc;//4位输入,控制alu的操作
   output [31:0]r;//32位输出,由a、b经过aluc指定的操作生成
   output zero;//0标志位
   //output carry;//进位标志符
   output negative; //负数标志符
   output overflow; //溢出标志符
功能: 进行 add, addu, sub, subu, slt, lui, nor, xor, or, and, srl 等算数逻辑运算。
(7) 指令译码器模块 instr decoder
接口:
module instr_decoder (
    input [31:0] imem,
    output reg [31 : 0] to_
    );
功能: 将指令存储器中指令译码为相应功能。
(8) PC 寄存器模块
接口:
module PC(
    input clk,
    input reset,
    input pcreg_ena,
    input [31:0] data_in, // 从指令中取出进行符号扩展后得来的
    output reg [31:0] data_out
    );
功能: 存放取下一条指令的地址。
(9) 数据选择器模块 MUX
接口:
```

```
module MUX6(//指令读取时判断是rt还是rd进入寄存器组
   input [4:0] rdc, //0
   input [4:0] rtc, //1
   input [4: 0] jal, //2
   input [4:0] none6, //3
   input [1:0] M6,
   output reg [4:0] to_regfile
   );
功能:将输入的四个或两个数据根据控制信号选择其中一个。
(10) 加法器 ADD 模块
接口:
module ADD(
    input [31:0] a,
   input [31:0] b,
   output [31 : 0] z
    ):
    assign z = b + a;
功能:实现两个数加法,输出结果。
(11) 数据拼接模块
接口:
module II(
     input [3 : 0] pc31_28,
     input [25 : 0] imem25_0,
     output [31 : 0] to_mux1
) :
功能: 根据要求把数据拼接并输出。
(12) NPC 模块
接口:
module npc(
    input [31 : 0] pc,
    output [31: 0] to_
    ):
功能:每次把取指令地址+4
```

另: 16 位、18 位数据扩展模块之间在 CPU 模块中用 assign 语句实现。

## 四、测试模块建模

(要求列写各建模模块的 test bench 模块代码)

在测试模块中,将程序运行的结果如 pc 中的地址、指令和寄存器内容打印到自己设定的路径下文件中。

```
module sccomp_dataflow_tb();
        reg clk in;
        reg reset;
        // Outputs
        wire [31:0] inst;
        wire [31:0] pc;
        wire [31:0] addr;
        integer file output;
        integer counter = 0;
        initial
        begin
        file_output = $fopen("d:/cpu_test_result/coe_result_imem.txt");
        clk in = 0;
        reset = 1;
        \#0.25 \text{ reset} = 0;
        end
        always
        begin
        #1.25;
        clk_in = ~clk_in;
        if(clk_in == 1'b1)
        begin
        if(test.sccpu.inst === 32'hxxxxxxxxx)
               $fclose(file_output);
        else
        begin
        counter = counter + 1;
        $fdisplay(file_output,"pc: %h",pc);
        $fdisplay(file_output,"instr: %h",inst);
        $fdisplay(file output,"regfile0: %h",test.sccpu.cpu ref.array reg[0]);
        $fdisplay(file output,"regfile1: %h",test.sccpu.cpu ref.array reg[1]);
```

```
$fdisplay(file output,"regfile2: %h",test.sccpu.cpu ref.array reg[2]);
        $fdisplay(file output,"regfile3: %h",test.sccpu.cpu ref.array reg[3]);
        $fdisplay(file_output,"regfile4: %h",test.sccpu.cpu_ref.array_reg[4]);
        $fdisplay(file_output,"regfile5: %h",test.sccpu.cpu_ref.array_reg[5]);
        $fdisplay(file output,"regfile6: %h",test.sccpu.cpu ref.array reg[6]);
        $fdisplay(file output,"regfile7: %h",test.sccpu.cpu ref.array reg[7]);
        $fdisplay(file output,"regfile8: %h",test.sccpu.cpu ref.array reg[8]);
        $fdisplay(file_output,"regfile9: %h",test.sccpu.cpu_ref.array_reg[9]);
        $fdisplay(file output, "regfile10: %h", test.sccpu.cpu ref.array reg[10]);
        $fdisplay(file output,"regfile11: %h",test.sccpu.cpu ref.array reg[11]);
        $fdisplay(file output,"regfile12: %h",test.sccpu.cpu ref.array reg[12]);
        $fdisplay(file_output,"regfile13: %h",test.sccpu.cpu_ref.array_reg[13]);
        $fdisplay(file_output,"regfile14: %h",test.sccpu.cpu_ref.array_reg[14]);
        $fdisplay(file output,"regfile15: %h",test.sccpu.cpu ref.array reg[15]);
        $fdisplay(file output,"regfile16: %h",test.sccpu.cpu ref.array reg[16]);
        $fdisplay(file output,"regfile17: %h",test.sccpu.cpu ref.array reg[17]);
        $fdisplay(file output,"regfile18: %h",test.sccpu.cpu ref.array reg[18]);
        $fdisplay(file output,"regfile19: %h",test.sccpu.cpu ref.array reg[19]);
        $fdisplay(file output,"regfile20: %h",test.sccpu.cpu ref.array reg[20]);
        $fdisplay(file output,"regfile21: %h",test.sccpu.cpu ref.array reg[21]);
        $fdisplay(file output,"regfile22: %h",test.sccpu.cpu ref.array reg[22]);
        $fdisplay(file output,"regfile23: %h",test.sccpu.cpu ref.array reg[23]);
        $fdisplay(file output,"regfile24: %h",test.sccpu.cpu ref.array reg[24]);
        $fdisplay(file_output,"regfile25: %h",test.sccpu.cpu_ref.array_reg[25]);
        $fdisplay(file output,"regfile26: %h",test.sccpu.cpu ref.array reg[26]);
        $fdisplay(file output,"regfile27: %h",test.sccpu.cpu ref.array reg[27]);
        $fdisplay(file output,"regfile28: %h",test.sccpu.cpu ref.array reg[28]);
        $fdisplay(file output,"regfile29: %h",test.sccpu.cpu ref.array reg[29]);
        $fdisplay(file output,"regfile30: %h",test.sccpu.cpu ref.array reg[30]);
        $fdisplay(file output,"regfile31: %h",test.sccpu.cpu ref.array reg[31]);
        end
        end
        end
        sccomp dataflow test(
         .clk in(clk in),
        .reset(reset),
         .inst(inst),
         .pc(pc),
         .addr(addr)
        );
endmodule
```

# 五、调试方法

前仿真: 当所有各模块编写完成后,首先对分别对 31 条指令逐个进行测试。利用给出的测试程序,当使用自己 CPU 运行出的结果与 Mars 的标准结果不同时,可以通过\$fdisplay()将与该指令有关的接口如控制信号、模块输出信号等当前结果输出到文件中,观察它们是否与设计的数据通路应有的结果相同,若不同则查找原因,而后不断深入,直到解决问题。当 31 条指令全部通过,测试 coe 文件也自然可以通过。

后仿真: 在 tb 中删除\$fdisplay()等不可综合语句,选择 Post-Synthesis Timing Simulation 进行仿真,要调试控制时钟翻转的周期,过短则会产生竞争冒险导致仿真失败。


下板:设置分频器,将开发板自带时钟降频,可以将 pc 或指令 inst 输出到七段数码管上,查看结果是否正确。

## 六、实验结果

(该部分可截图说明,要求 modelsim 仿真波形图、以及下板后的实验结果贴图 (实验步骤中没有下板要求的实验,不需要下板贴图))

(1) 测试 31 条指令:

用给出的 31 条指令程序分别测试,实验结果与 Mars 编译器跑出的结果相同。前仿真:在 tb 中将 pc, inst 和 31 个寄存器中内容打印到文件中,用 Ultracompare 软件与给出的标准结果进行比对,通过比对,31 条指令运行结果与给出的全部相同。以 addi 比对结果为例:




modelsim 波形图:

			Ш																	
2'h		32'h20	Y 32"	14	1 32'h00	32'h20	Y 32'h20	32h14	321	000	32'h20	32h20	Y 32'h 14		32'h00	Y 321	n0c1	1 32'h00	32'haf7	Y 32'h03
											32'h00									
2'h	2'h00000019			h000000	000	32'h0000001a		(32'h00000000		) 32'h000000		1f (32'h00		000000		32	h00	32'h00	32'h10	32'h00
									• • • •											


(2) 测试 coe 文件:

Modelsim 前仿真波形图:




Modelsim 后仿真波形图:

当`timescale 1ns / 1ps , #50 clk=~clk 时后仿真波形:




当'timescale 1ns / 1ps , #15 clk=~clk 时后仿真波形:



当时钟周期小于十个单位时间(1ns)时会产生竞争冒险,后仿真无法成功。

用 IP 核进行 coe 文件测试,网站提交成功。

使用网站提供的 coe 下板: pc 最后结果: 00400fe0



inst 最后结果:081003F8

