数字电路分析与设计

基本数字门电路(2)

n基本数字门电路

- ü前章节,介绍了各种基本逻辑函数及其电路符号。
- ü本章节,介绍实现各种基本逻辑功能的具体电子电路;包括:内部具体的电子电路组成、工作原理、使用时的注意事项等。


- n基本数字门电路
- ∨集成逻辑门电路的一般特性(2.1)
- ∨ CMOS 集成门电路 (2.2)
- ∨TTL 集成门电路(2.3)
- ∨集成门电路的实际应用问题(2.4)

v 集成逻辑门电路的一般特性

ü无论简单或复杂的数字逻辑电路、数字电子系统,都由一系列的逻辑门电路组成。


ü对各类逻辑功能的门电路必须要有相关的技术指标要求,才能保证逻辑功能的实现和工作可靠性的要求。

ü半导体二极管开关特性




历史回顾


- ❷半导体器件的开关特性和开关电路
- ü半导体二极管开关电路




A	В	L
0	0	0
0	1	0
1	0	0
1	1	1

$v_{ m A}$	$v_{ m B}$	D_1	D_2	$v_{ m L}$
00	00	导通	导通	0.70
00	3 ₁	导通	截止	0.7 ₀
31	00	截止	导通	0.7 ₀
31	3 ₁	导通	导通	3.71





ü实际电路的开关特性,受器件内部载流子运动时间、电路内外部电容等因素影响,开关电路的实际输出波形将延迟输入信号的变化(有延迟时间)。



❷电压传输特性


ü集成运放:运放的输入、输出关系。

 $V_{\rm DD}/2$

0

 $V_{\rm TN}$

ü门电路:输出电压与输入电压之间的关系。 (一般为开关特性)



 $V_{
m DD}$ $v_{
m I}/{
m V}$

CMOS 反相器的电压传输特性

(输入高电平时,输出为低电平;反之...)

 $v_{\rm O}/V$


 $v_{
m o}$


 $10 \mid V_{\text{om}}^+$

❷电压传输特性

ü不同门电路,电压传输特性有差别。

ü 门电路:输出电压与输入电压之间的争 (一般为开关特性)





TTL 反相器的电压传输特性

CMOS 反相器的电压传输特性


Ø 输入输出逻辑电平

- **ü** 输出高电平 V_{OH} **j**

 最小输出高电平 $V_{OH(min)}$ $V_{OH(min)}$


 关门电平 V_{off} $V_{OH(min)}$

 (输入电平小于关门电平时,输出高电平)
 最大输入低电平 $V_{IL(max)}$
- 讪 输出低电平 V_{OL}
 最大输出低电平 V_{OL(max)}
 开门电平 V_{on}
 (输入电平大于开门电平时,输出低电平)
 最小输入高电平 V_{IH(min)}



各类门电路输入电平和输出电平比较参 教材 P56 表 2.1.1

◎输入信号噪声容限



ü工作正常时:

 $v_{\rm I}$ 高 $\rightarrow v_{\rm O1}$ 低 $\rightarrow v_{\rm O}$ 高 (反之亦然)



ü 串入干扰信号(噪声)时?

(低电平输入时)输入信号噪声容限:


$$v_{\text{OL1}} + v_{\text{NL}} < v_{\text{IL}(\text{max})2}$$

$$v_{\rm NL} < v_{\rm IL(max)2} - v_{\rm OL(max)1}$$

(高电平输入时)输入信号噪声容限:


$$v_{\text{OH1}} - v_{\text{NH}} > v_{\text{IH(min)2}}$$

 $v_{\text{NH}} < v_{\text{OH(min)1}} - v_{\text{IH(min)2}}$



- ❷灌电流和拉电流负载
- □ 当两级或两级以上的门电路连接时,前一级门电路(驱动门)的输出,就是后一级门电路(负载门)的输入。
- ü一个逻辑门电路应能驱动一定数量的负载门。
- ü负载门的个数称为一个驱动门的扇出能力。
- ü扇出能力是衡量一个驱动门电路带负载能力的重要指标。

❷灌电流负载




ü灌电流负载:

当驱动门输出低电平时, 负载门的输入电流将流向驱动门。

- $\ddot{\mathbf{U}}$ 若增加负载门数, I_{OL} 增大, V_{OL} 上升; 最大灌电流 $I_{\mathrm{OL(max)}}$: 当 V_{OL} 上升至 $V_{\mathrm{OL(max)}}$ 时对应的 I_{OL} 。 (此后,若再增加负载门数,将会破坏逻辑关系)
- ü 扇出系数(驱动门能带动的最大负载门数):

$$n_{\rm L} = \frac{I_{\rm OL(max)}}{I_{\rm IL}}$$

❷拉电流负载



ü 拉电流负载:


当驱动门输出高电平时, 负载门的输入电流将从驱动门流出。

- U 若增加负载门数, I_{OH} 增大, V_{OH} 下降;最大拉电流 $I_{OH(max)}$:当 V_{OH} 下降至 $V_{OH(min)}$ 时对应的 I_{OH} 。(此后,若再增加负载门数,将会破坏逻辑关系)
- ü 扇出系数(驱动门能带动的最大负载门数):

$$n_{\rm H} = \frac{I_{\rm OH(max)}}{I_{\rm IH}}$$

❷灌电流和拉电流负载(负载特性)


 $\ddot{\mathbf{u}}$ 灌电流负载(若增加负载门数, I_{OL} 增大, V_{OL} 上升,极限 $V_{\mathrm{OL(max)}}$) 拉电流负载(若增加负载门数, I_{OH} 增大, V_{OH} 下降,极限 $V_{\mathrm{OH(min)}}$)



∅传输延迟时间

ü 门电路在输入脉冲信号的作用下, 其输出不能马上响应输入变化(需要一段时间的延迟);

延迟时间越长,说明门的开关速度越低。



 $\ddot{\mathbf{U}}$ 平均传输延迟时间: $t_{\text{pd}} = \frac{t_{\text{PHL}} + t_{\text{PLH}}}{2}$

∨ CMOS 集成门电路

ü CMOS 门电路:由 PMOS 和 NMOS 管构成的互补型逻辑门电路。

ü许多性能指标比较优越,是目前数字电路中的主流产品。

ü 电平标准:

电源电压 $V_{\rm DD}$: +1.8V ~ +18V

低电平(逻辑0): 0~1/3 V_{DD}

高电平(逻辑1): 2/3 V_{DD}~ V_{DD}

ØCMOS 非门(反相器)


 $\ddot{\mathbf{u}}$ 输入 $v_{\mathbf{I}}$ 为高电平 ($V_{\mathbf{DD}}$) 时:


$$V_{\rm GSN}=V_{\rm DD}>V_{\rm TN}$$
 , $V_{\rm GSP}=0<|V_{\rm TP}|$ T_N 管导通,T_P 管截止,输出低电平(逻辑 0)

 $\ddot{\mathbf{u}}$ 输入 $v_{\mathbf{I}}$ 为低电平 (0) 时:

$$V_{\mathrm{GSN}} = 0 < V_{\mathrm{TN}}$$
 , $V_{\mathrm{GSP}} = V_{\mathrm{DD}} > |V_{\mathrm{TP}}|$

 T_N 管截止, T_P 管导通,输出高电平(逻辑 1)。






Ø CMOS 与非门

üT_{N1}、T_{N2}管串联,T_{P1}、T_{P2}管并联。


输	入	管子导通情况			输出	
A	В	T_{N1}	T_{N2}	T_{P1}	T_{P2}	L_{a}
0	0	×	×		$\sqrt{}$	1
0	1	×	$\sqrt{}$		×	1
1	0		×	×		1
1	1			×	X	0



Ø CMOS 或非门

üT_{N1}、T_{N2}管并联,T_{P1}、T_{P2}管串联。

输	入	管子导通情况			输出	
A	В	T_{N1}	T_{N2}	T_{P1}	T_{P2}	L_{b}
0	0	×	×	√	√	1
0	1	×	\checkmark	\checkmark	×	0
1	0	$\sqrt{}$	×	×	$\sqrt{}$	0
1	1			×	×	0



ØCMOS漏极开路门(OD门)


ü 右图所示与非门形式 OD 门。


ü 电路特点:

电路输出的高电平受外接控制。

 $(V_{DD1}$ 可以比 V_{DD} 高)


ü逻辑符号





ØCMOS漏极开路门(典型应用)


- ü实现"线与"逻辑关系。 (普通门电路,不能将输出直接连接)
- ü实现两种逻辑电平转换。 (驱动需高电压的负载)



$$L = L_1 \cdot L_2 = \overline{AB} \cdot \overline{CD} = \overline{AB + CD}$$

Ø CMOS 三态输出门

ü右图所示与非门形式三态门。




ü三态输出:

输出低电平、输出高电平和输出高阻态。 (高阻态:输入输出之间处于断开状态)

- \ddot{U} 若 $\overline{EN} = 0$: 反相器 G_1 输出高电平(对 G_4 、 G_5 无影响);电路是标准的 CMOS 非门(有正常高、低电平输出)。
- \ddot{U} 若 \overline{EN} =1: 反相器 G_1 输出低电平; G_4 、 G_5 被封锁; 无论 A 什么状态, T_P 、 T_N 始终截止; 输出高阻。

Ø CMOS 三态输出门

□ 三态输出: 低电平、高电平和高阻态。



 \ddot{U} 逻辑符号(非门) \overline{EN} : 使能端


 $A \longrightarrow B$ $\overline{EN} \longrightarrow B$


ü 真值表 (功能表)

			_
\overline{EN}	A	L	
0	0	1	
0	1	0	
1	0	高阻	
1	1	阻	

 $\Leftarrow Z$

- Ø CMOS 三态输出门(典型应用)
- ü共享总线、数据分时传送
- ü信号双向传输






Ø CMOS 传输门(TG门)

- ü 电路由 NMOS 和 PMOS 管并联而成。
- $v_{\rm I}$ $v_{\rm O}$ $v_{\rm O}$ $v_{\rm O}$ $v_{\rm O}$ $v_{\rm O}$ $v_{\rm O}$
- $\ddot{\mathbf{U}}$ 若 C = 0, $\overline{C} = V_{\mathrm{DD}}$ T_{N} 和 T_{P} 都截止,输入/输出间断开(高阻)状态。

传输信号:
$$v_{\rm O} = \frac{R_{\rm L}}{R_{\rm L} + R_{\rm TG}} v_{\rm I} \approx v_{\rm I}$$

(R_{TG}: 传输门接通电阻)



特点: 导通电阻低, 断开电阻很高; 适用于多路信号传输中的多路开关。

ØCMOS 传输门(应用)


ü 模拟信号连续传输(模拟开关) (单刀单掷)


 A_2

 A_4

ü双刀双掷

ü信号双向传输





∨ TTL 门电路

ÜTTL 门电路:由晶体三极管构成的逻辑门电路。
(Transistor Transistor Logic)


ü在20世纪80、90年代普遍使用。

ü 电平标准:


电源电压 $V_{\rm DD}$: +5V


低电平(逻辑0): 0~0.4V


高电平(逻辑1): 2.4V~5V



□ 输出级: T₄和 T₅组成推拉工作方式。 (交替工作,类似于互补对称共集电路)








采用了肖特基三极管(提高开关速度);

增加了由 T_6 、 R_3 和 R_6 组成的有源泄放电路(改善门电路传输特性,提高输入低电平上限值,提高开关速度);


采用 T_3 、 T_4 构成的复合管(提高电路带负载能力);增加了输入保护二极管 $D_1 \sim D_3$ (提高电路可靠性)。

整体效果: 与非门

ØTTL或非门




ØTTL集电极开路门(OC门)



类似于 OD 门


ØTTL 集电极开路与非门(典型应用)

- ü实现"线与"逻辑关系。 (普通门电路,不能将输出直接连接)
- ü实现两种逻辑电平转换。 (驱动需高电压的负载)




$$L = L_1 \cdot L_2 = \overline{AB} \cdot \overline{CD} = \overline{AB + CD}$$

类似于OD门



Ø TTL 三态输出门

- ü右图所示与非门形式三态门。
- ü 三态输出: 低电平、高电平和高阻态。



A


 R_2

 T_2

 R_4

 \ddot{U} 若 \overline{EN} = 1 : 反相器输出低电平; D_1 导通, $V_{C2} \approx 1.0V$; T_3 导通, T_4 截止。

若 A 为低, T_2 、 T_5 截止;若 A 为高, T_2 导通, T_5 截止;输出高阻。




Ø TTL 三态输出门

ü三态输出:


低电平、高电平和高阻态。

ü逻辑符号



EN: 使能端


ü真值表



			$+V_{\rm CC}(+5~{ m V})$
		R_2	R
且态。	$A \longrightarrow D_1 $ D_2	T_3 R_4	T_4
<i>ĒN</i> ——		R_1	T_5

- ØTTL 三态输出门(典型应用)
- ü共享总线、数据分时传送
- ü信号双向传输

与TG门的区别?



 $\overline{EN_7}$

 $\overline{EN_6}$

总线

v 集成门电路的实际应用问题

- ü门电路多余输入端处理
- ü 不同门电路之间接口问题
- ü门电路延迟时间的配合
- ü数字门的抗干扰措施

∅门电路多余输入端处理

- ü多余输入端与其中一个有用端并联使用。
- □ 根据逻辑功能,多余输入端分别接高、低电平: 与非门电路,多余输入端接正电源 +V_{DD}; 或非门电路,多余输入端接地。
- ü CMOS 门电路输入端的特殊处理:

悬空相当 0V 电位(但由于 CMOS 电路的输入阻抗高,悬空会引起电荷积累,从而损坏CMOS 管,所以一般严禁悬空);


通过电阻接地,相当于低电平。

üTTL 门电路输入端的特殊处理:

悬空,相当于高电平(但会引入干扰信号,一般不建议使用);通过大电阻接地,相当于高电平输入;

通过小电阻接地,相当于低电平输入。

- ◎不同门电路之间接口问题
- ü 驱动门与负载门的连接条件:



$$V_{\mathrm{OH(min)}} \geq V_{\mathrm{IH(min)}}$$
 , $V_{\mathrm{OL(max)}} \leq V_{\mathrm{IL(max)}}$

ü负载能力匹配:

$$I_{\mathrm{OH(max)}} \ge N_{\mathrm{OH}} \times I_{\mathrm{IH(max)}}$$
 , $I_{\mathrm{OL(max)}} \ge N_{\mathrm{OL}} \times I_{\mathrm{IL(max)}}$

ü相同电源电压下:

CMOS 门电路的电平特性优于 TTL 门电路;

(可通过接上拉电阻,或接电平偏移门电路,实现电平匹配)

负载门

驱动门


CMOS 门电路的负载特性劣于 TTL 门电路。

(可通过电流驱动器,或电流放大器,实现电路驱动)

∅门电路延迟时间的配合

ü 门电路存在传输延迟时间; 信号经过不同的传输途径,到达后续门电路输入端的时间有差别; 时间不一致的信号可能会影响门电路的输出结果。

ü 例图(输入由 01 转为 10) (竞争冒险)



- ∅ 数字门的抗干扰措施(电源的去耦滤波)
- □ 多片集成电路往往由统一的一组稳压电源供电; 电路中半导体器件的交替开关工作,将会产生脉冲尖峰电流; 该电流在电源内阻上产生压降,使各逻辑电平产生变化; 影响其正常的逻辑关系,或出现逻辑错误。
- ü常用方法:

每一集成电路的电源引脚端对地间连接一0.01~0.1µF的电容器。


v 本节作业

- ü 习题 2 (P74)1、4、9、21、23、补充题。
- ü 说明: 1 题 4, A 通过 10k 电阻接地。

所有的题目,需要有解题过程(不是给一个答案即可)。

ü补充题

右图所示TTL门电路。



已知门参数: $V_{\text{OH}}/V_{\text{OL}} = 3.6\text{V}/0.1\text{V}$;

$$V_{\rm IHmin}/V_{\rm ILmax} = 2.8 \text{V}/0.4 \text{V}$$
;

$$I_{\rm IH}/I_{\rm IL} = 20 {\rm uA}/-10 {\rm mA};$$

为实现正常的逻辑关系,请确定电阻R的取值范围。