# 数字电路分析与设计

基本组合逻辑电路

 $(4.1.1 \sim 4.1.2, 4.1.4)$ 

# n逻辑电路

ü 在数字系统中,常用的各种数字逻辑电路按其功能可分为: 组合逻辑电路(combinational logic circuit); 时序逻辑电路(sequential logic circuit)。

#### ü组合逻辑电路:

任意时刻的输出仅取决于该时刻的输入,与电路的初始状态无关。

(只要输入改变,输出随之改变)

(电路的输出与输入之间无反馈,电路不需要记忆元件)

#### ü时序逻辑电路:


输出由输入和电路的初始状态共同决定。

(电路中一定包含具有记忆功能的触发器)

- n组合逻辑电路
- ∨组合逻辑电路的分析与设计(4.1.1~4.1.2)
- ▼常见基本组合逻辑电路(4.1.4): 编码器、译码器; 数据选择器、数据分配器; 加法器、数值比较器。

### V 组合逻辑电路

ü 下图所示组合逻辑电路的结构框图。



输入:  $X_0 \sim X_{n-1}$ ; 输出:  $Y_0 \sim Y_{m-1}$ ;

逻辑关系:  $Y_i = f_i(X_0, X_1, \mathbf{L}, X_{n-1}), i = 0,1, \mathbf{L}, m-1$ 

ü组合逻辑电路的表达方式:

真值表、逻辑函数表达式、逻辑电路图、波形图和卡诺图。

### ∅组合逻辑电路(分析)

ü分析:已知逻辑电路图,说明电路的功能。

#### ü分析步骤:


根据电路图,逐级写出各输出的逻辑函数式; 根据函数式,用真值表或计算法,得出所有输入情况下的所有结果; 根据结果,说明电路功能。

□ 怎么说功能? (已知功能电路 ...)

A	В	L
0	0	0
0	1	0
1	0	0
1	1	1

#### 【例1.1】

分析右图所示电路功能。



解: (1)根据电路图,写逻辑函数式:

$$Y = \overline{A_3} \overline{A_1} \overline{A_0} \cdot \overline{A_3} \overline{A_2} \overline{A_0} \cdot \overline{A_3} \overline{A_1} \overline{A_0}$$
$$= A_3 \overline{A_1} \overline{A_0} + \overline{A_3} \overline{A_2} \overline{A_0} + \overline{A_3} \overline{A_1} \overline{A_0}$$

- (2) 列真值表
- (3) 说明功能 除法电路。

输入二进制码小于8时,能被2整除;输入二进制码大于8时,能被4整除。

$A_3$	$A_2$	$A_1$	$A_0$	Y
0	0	0	0	0
0	0	0	$\begin{array}{c c} A_0 \\ \hline 0 \\ \hline 1 \\ \hline 0 \\ \end{array}$	0
$A_3$ $0$ $0$ $0$ $0$ $0$ $0$ $0$ $0$ $0$ $0$	$\begin{array}{c c} A_2 \\ \hline 0 \\ \hline 0 \\ \hline 0 \\ \hline 0 \\ \end{array}$	1 1 0	0	0 0 1 0
0		1	1 0	
0	1	0	0	0
0	1	0	1 0	
0	1	1		0
0	1	1 0	1 0	0
1	1 0	0	0	1
1 1 1	0	0	1 0	1 0 0 0
1	0	1	0	0
1	0	1	0	
1	1	0		1 0
1	1	0	1 0	0
1	1	1		0
1	1	1	1	0

- ∅组合逻辑电路(设计)
- ü设计: 已知电路的功能,要求画出对应的逻辑电路图。
- ü设计步骤:

根据功能,确定输入输出逻辑变量,以及相关逻辑定义;根据功能,列出真值表;

(有时,需要根据实际情况确定算法,列出简化真值表) 应用代数法、卡诺图法等,求得输入输出的简化逻辑函数式; 应用规定的门电路实现逻辑函数。

ü怎么确定算法?

(根据实际情况...)

怎么简化逻辑函数式?

(卡诺图,最简与或、或与表达式,根据实际情况...)

#### 【例1.2】

设计电路,要求能检测 4 位二进制代码的输入是否为 8421BCD 伪码。


解: (1) 定义输入为 $A_3 \sim A_0$ ,输出为Y; 定义输入为8421BCD 伪码时,输出为1。

- (2) 列出真值表 (略)
- (3) 用卡诺图法化简:

$$Y = A_3 A_2 + A_3 A_1$$

(4) 采用或非门实现:

$$Y = \overline{A}_3 + \overline{A_2 + A_1}$$




$Y \setminus A_1$				
$A_3A_2$	00	01	11	10
$Y A_1 A_2 A_3 A_2$ $00$	0	0	0	0
01	0	0	0	0
11		1	1	
10	0	0	1	1

- ∅组合逻辑电路(竞争与冒险)
- ü前述组合逻辑电路分析和设计,基于稳态; 稳态:输入输出的状态变化时,未考虑门电路的传输延迟时间。
- □ 实际电路中,延迟时间是必然存在的; 延迟时间的存在,会使逻辑电路产生异动作,或误动作。 (*JK* 触发器?)
- **Ü** *JK* 触发器,利用了延迟时间; 更多情况下,要考虑的是延迟时间的存在对系统工作可靠性的影响。
- ü观察当输入信号的逻辑电平发生变化的瞬间,电路的工作情况。

- ∅组合逻辑电路(竞争与冒险现象)
- $\ddot{\mathbf{U}}$  设想: 在某一时刻,A 由 1 跳变为 0 ,且 B 同时由 0 跳变为 1 ; 由于传输延迟时间的存在,A 、B 的跳变不可能完全同步。
- $\ddot{U}$  若 A 的跳变相对较快,则输出 L 始终保持为 0 (右图);(无竞争冒险现象)

若B的跳变相对较快,则输出L会出现尖峰脉冲(毛刺,右图);(竞争冒险现象) L—



### ∅组合逻辑电路(竞争与冒险)

ü 竞争(race):组合逻辑电路中,当门电路的输入同时向相反方向变化时,由于传输延迟时间的不同,其到达输出门的时间有先有后,导致电路在瞬间可能出现异常情况;

竞争与冒险(race & hazard):由于竞争,导致组合逻辑电路的输出端可能产生尖峰脉冲;

组合逻辑电路的设计完成后,务必要检查是否存在竞争冒险现象。

#### ü 检查原则:

如果输出中同时包含输入A和 $\overline{A}$ ,且两者经过不同的传输途径而来,那么当输入A的状态发生突变时,输出端即有可能产生尖峰脉冲。

即,只要输出端的逻辑函数能简化成:  $Y = A + \overline{A}$  或  $Y = A \cdot \overline{A}$  则可以判定该电路存在竞争冒险现象。

#### 【例1.3-1】

判断函数  $Y = AB + \overline{ABC}$  是否存在竞争冒险现象。

解:此逻辑函数中存在一对互补变量 A 和  $\overline{A}$  ; 且,当 B = C = 1 时,函数可变换为:  $Y = A + \overline{A}$  所以,电路存在竞争冒险现象。

#### 【例1.3-2】

判断函数  $Y = (A + \overline{B})(B + C)$  是否存在竞争冒险现象。

解:此逻辑函数中存在一对互补变量 B 和  $\overline{B}$  ; 且,当 A = C = 0 时,函数可变换为:  $Y = B \cdot \overline{B}$  所以,电路存在竞争冒险现象。

### ∅组合逻辑电路(消除竞争与冒险)

ü方案1:引入选通脉冲。

#### ü原理:

尖峰脉冲是在瞬间产生的, 所以只要在这段时间内封锁门电路即可。

(待信号稳定后,选通脉冲有效,输出有效)


(思路简单,且不增加器件数目,

但必须要增加选通脉冲,

且对脉冲的宽度和时间有严格要求)

 $\ddot{\mathbf{U}}$  例,右图所示与门电路。 $\mathbf{S} \xrightarrow{A}$ 

在门电路的输入端增加选通控制信号S(上、右图)。




### ∅组合逻辑电路(消除竞争与冒险)

ü方案2:接滤波电容。

#### ü原理:

尖峰脉冲很窄(高频信号),所以只要在输出端接一小电容即可。 (方法简单,但是增加了输出波形的上升时间和下降时间,使波形边沿变坏;一般适用于对输出波形边沿无严格要求的场合)

ü 例,下图所示与门电路。



- ∅组合逻辑电路(消除竞争与冒险)
- ü方案3:修改逻辑设计,增加冗余项。
- ü原理:

使逻辑表达式中不出现  $A + \overline{A}$  或  $A \cdot \overline{A}$  。 (有时可以获得很好的效果,但一般需增加器件)

以例,将  $Y = AB + \overline{ABC}$  调整为:  $Y = AB + \overline{ABC} + BC$  将  $Y = (A + \overline{B})(B + C)$  调整为:  $Y = (A + \overline{B})(B + C)(A + C)$ 

### V 编码器

- ü编码器:将一个特定对象变换成一组二进制码的组合逻辑电路。
- □ 例:单位、家庭、部门、运动员等用一组 n 位的十进制代码表示; 实现代码表示的具体电路就是编码器。

### ወ基本编码器

□ 例:将4个开关量编制成1组2位二进制代码。(4线-2线编码器)

#### ü真值表

输入的编码对象,与输出的代码,具有一一对应关系。

$$Y_{1} = W_{0}W_{1}W_{2}W_{3} + W_{0}W_{1}W_{2}W_{3}$$
$$Y_{0} = \overline{W}_{0}W_{1}\overline{W}_{2}\overline{W}_{3} + \overline{W}_{0}\overline{W}_{1}\overline{W}_{2}W_{3}$$

纠	扁码器	景输)	2位码输出		
$W_0$	$W_1$	$W_2$	$W_3$	$Y_1$	$Y_0$
1	0	0	0	0	0
0	1	0	0	0	1
0	0	1	0	1	0
0	0	0	1	1	1

利用约束条件(不能同时输入两个以上编码对象),化简:

$$Y_1 = W_2 + W_3$$

$$Y_0 = W_1 + W_3$$

# ❷基本编码器


- ü右图所示逻辑电路。
- ü组合逻辑电路设计:

逻辑变量、逻辑定义;

列真值表;

逻辑简化;

应用门电路实现逻辑函数。




$$Y_1 = W_2 + W_3$$

$$Y_0 = W_1 + W_3$$

### ∅二进制编码器

□ 功能:将 2<sup>n</sup> 个输入对象编制成 n 位二进制代码输出。



### ∅二-十进制编码器

□ 功能:将 10 个输入的十进制数编制成 4 位 BCD 码输出。

ü电路结构图



□ 由于 BCD 码的编码方案非常多(8421、5421、2421、余三码等), 因此二 – 十进制编码器的电路方案也多种多样。

# ∅优先编码器

- ü 允许同时输入两个(或以上)的编码对象;但只对其中优先权最高的输入对象实现编码。
- ü优先权的高低在设计时事先约定。

#### 【例1.4】

设计:将十进制 10 个数字按 8421BCD 方案编码的优先编码器。

定义:输入为低电平有效,输出为4位BCD反码。

解: (1) 定义输入的十进制 10 个数字分别为:  $\overline{W}_9 \sim \overline{W}_0$  输出的 8421 BCD 编码分别为:  $\overline{Y}_3 \sim \overline{Y}_0$ 

- (2)根据题意, 列真值表。
- (3)根据真值表, 求逻辑函数:

$$\overline{\overline{Y}}_3 = \overline{W}_9 \overline{\overline{W}}_8 + \overline{\overline{W}}_9$$
$$= W_9 + W_8$$
$$\overline{Y}_3 = \overline{W}_8 + W_9$$

(4)根据函数式, 用门电路实现。

	编码器输入									ВС	CD 和	马输	出
$\overline{W}_9$	$\overline{W}_8$	$\overline{\overline{W}}_7$	$\overline{W}_6$	$\overline{\overline{W}}_5$	$\overline{\overline{W}}_4$	$\overline{W}_3$	$\overline{W}_2$	$\overline{W}_1$	$\overline{\overline{W}}_0$	$\overline{Y}_3$	$\overline{Y}_2$	$\overline{Y}_1$	$\overline{Y}_0$
1	1	1	1	1	1	1	1	1	0	1	1	1	1
1	1	1	1	1	1	1	1	0	X	1	1	1	0
1	1	1	1	1	1	1	0	X	X	1	1	0	1
1	1	1	1	1	1	0	X	X	X	1	1	0	0
1	1	1	1	1	0	X	X	X	X	1	0	1	1
1	1	1	1	0	X	X	X	X	X	1	0	1	0
1	1	1	0	X	X	X	X	X	X	1	0	0	1
1	1	0	X	X	X	X	X	X	X	1	0	0	0
1	0	X	X	X	X	X	X	X	X	0	1	1	1
0	X	X	X	X	X	X	X	X	X	0	1	1	0

$$\overline{Y}_3 = \overline{W_8 + W_9}$$

$$\overline{Y}_2 = (\overline{W_9}\overline{W_8})(W_4 + W_5 + W_6 + W_7)$$

$$\overline{Y}_1 = (\overline{W_9}\overline{W_8})(\overline{W_5}\overline{W_4}W_3 + \overline{W_5}\overline{W_4}W_2 + W_7 + W_6)$$

$$\overline{Y}_0 = \overline{W_9}\overline{W_8}(W_7 + \overline{W_6}W_5 + \overline{W_6}\overline{W_4}W_3 + \overline{W_6}\overline{W_4}\overline{W_2}W_1) + W_9$$

### V 译码器

ü 译码器: 与编码器的功能相反,将输入的二进制代码所表示的对象还原。

#### ü基本分类:

- 二进制译码器(变量译码器);
- 二 十进制译码器(显示译码器、码制变换译码器)。

# ❷基本译码器

 $\overline{EN}$ 

ü 例:将 2 位代码所表示的 4 种对象还原。

ü右图所示逻辑电路。


¨ A₁、A₀: 输入;

EN: 使能控制端;

 $\overline{Y}_3 \sim \overline{Y}_0$ :输出。

ü真值表

$\overline{EN}$	$A_1$	$A_0$	$\overline{Y}_3$	$\overline{Y}_2$	$\overline{Y}_1$	$\overline{Y}_0$
1	×	X	1	1	1	1
0	0	0	1	1	1	0
0	0	1	1	1	0	1
0	1	0	1	0	1	1
0	1	1	0	1	1	1



### ❷基本译码器

$$\overline{Y}_3 = \overline{\overline{EN}} A_1 A_0$$

ü 每组输入代码仅对应某一特定输出对象; 每个输出对象为输入代码的一个最小项。

$$\overline{Y}_2 = \overline{\overline{EN}} \, \overline{A_1} \overline{\overline{A}_0}$$

ü 逻辑表达式


$$\overline{Y}_1 = \overline{\overline{EN}} \, \overline{\overline{A}_1 A_0}$$

ü右下图所示简化电路符号。

$$\overline{Y}_0 = \overline{\overline{EN}} \, \overline{\overline{A}_1 \overline{A}_0}$$

### ü真值表

$\overline{EN}$	$A_1$	$A_0$	$\overline{Y}_3$	$\overline{Y}_2$	$\overline{Y}_1$	$\overline{Y}_0$
1	×	X	1	1	1	1
0	0	0	1	1	1	0
0	0	1	1	1	0	1
0	1	0	1	0	1	1
0	1	1	0	1	1	1



### ∅二进制译码器

□ 功能:将 n 位二进制代码代表的 2<sup>n</sup> 个对象还原出来。


#### ü电路结构图



#### ∅二-十进制译码器

- ü功能:将4位BCD码代表的10个输入的十进制代码还原出来。
- ü 译码后的结果经常用于显示器显示; 又称显示译码器、码制变换译码器。

#### ü电路结构图



ü 输出函数由译码器所要驱动的显示器类型决定;


常用显示器类型:点阵式、分段式(包括半导体数码管、荧光数码管和液晶)等。


∅点阵式显示器

ü组成形式:发光二极管、灯泡等。

ü用途:广告、字符发生器等。


ü右图所示 5×7 点阵。 下图显示数字 8:






### Ø半导体数码管(LED)


ü类型:七段或八段。





ü 结构: 共阳极和共阴极。






#### 【例1.5】

用非门、或非门设计一个二-十进制译码器。

要求:输入是8421BCD码,输出能驱动共阴七段半导体数码管。


解: (1) 定义输入的 8421 BCD 编码分别为: *D C B A*; 输出分别为: *a ~ g*。



- (3) 根据真值表, 求逻辑函数。
  - (卡诺图)
- (4)根据函数式, 用门电路实现。


具体参书P163

	输	入				•	输出				显
D	C	В	$\boldsymbol{A}$	a	b	c	d	e	f	g	示
0	0	0	0	1	1	1	1	1	1	0	C
0	0	0	1	0	1	1	0	0	0	0	l
0	0	1	0	1	1	0	1	1	0	1	U
0	0	1	1	1	1	1	1	0	0	1	3
0	1	0	0	0	1	1	0	0	1	1	4
0	1	0	1	1	0	1	1	0	1	1	5
0	1	1	0	1	0	1	1	1	1	1	8
0	1	1	1	1	1	1	0	0	0	0	7
1	0	0	0	1	1	1	1	1	1	1	8
1	0	0	1	1	1	1	1	0	1	1	9



### V 数据选择器

- ü 在数字信号传输系统中,有时需要从一组信号中选出某一个; 在数据采集系统中,有时需要从多路数据中选出某一路; 能实现上述功能的电路就是数据选择器。
- ü数据选择器在数据采集、数字信号处理与通信系统中,被大量应用。
- ü 基本结构及其等效电路(MUX)。



# ∅数据选择器

Ü例:将4路并行输入数据,在2位地址码控制下,分别选通输出。(4选1数据选择器)

ü右图所示逻辑电路。

 $D_3 \sim D_0$ : 并行输入数据;

 $A_1$ 、 $A_0$ : 地址码输入;

EN: 使能控制端;

Z: 输出。


ü右图所示逻辑符号。


ü 使能端有效时:

$$Z = D_3 A_1 A_0 + D_2 A_1 \overline{A}_0 + D_1 \overline{A}_1 A_0 + D_0 \overline{A}_1 \overline{A}_0$$

$$= D_3 (m_3) + D_2 (m_2) + D_1 (m_1) + D_0 (m_0) = \sum_{i=0}^{n-1} D_i m_i$$

$$A_1 = D_3 (m_3) + D_2 (m_2) + D_1 (m_1) + D_0 (m_0) = \sum_{i=0}^{n-1} D_i m_i$$





### ∅数据选择器(特征)

ü从电路的结构看:


这是一个与或逻辑结构;


从数据的传输方式看:

这是一个并行/串行数据的传输转换电路;

从实现的逻辑函数看:

这是一个与或(最小项之和)表达式。






# ∨ 数据分配器

ü 数据分配器将串行输入数据,在分配地址的控制下,分别送至相应的输出通道;

功能和数据选择器相反。

- ü数据分配器在数据采集、数字信号处理与通信系统中,被大量应用。
- ü基本结构及其等效电路。



### ∅数据分配器

□ 例:将1路串行输入数据,在2位地址码控制下,分别选通输出。(1分4数据分配器)


ü右图所示逻辑电路。

 $D_{i}$ : 串行输入数据;


 $A_1$ 、 $A_0$ : 地址码输入;

 $\overline{D}_3 \sim \overline{D}_0$ : 输出。

 $\ddot{\mathsf{u}}$  当地址码分别为 00、01、10 和 11 时: 串行输入数据  $D_{\mathsf{i}}$  分别被选通输出至  $D_{\mathsf{0}} \sim D_{\mathsf{3}}$  。



# ∅数据分配器



数据分配器 = 具有使能端的译码器

### V二进制加法器

- ü数字系统要完成各种复杂运算和操作,首先必须具备加、减、乘、除 这四种最基本的算术运算。
- ü减法可以由补码加法实现; 加法配合移位操作,能实现乘除法的运算。
- ü 加法电路是最基本的数字运算电路; 实现二进制加法运算的的基本电路有: 半加器、全加器。

## ❷半加器

**ü** 半加器:实现被加数和加数相加,不考虑相邻低位的进位。


ü右图所示电路结构。

 $A_{i}$ 、 $B_{i}$ :被加数、加数;

 $S_{i}$ : 和;

 $C_{\mathsf{i}}$ : 进位。

ü右图所示逻辑符号。




$A_{ m i}$	$B_{ m i}$	$S_{\rm i}$	$C_{\rm i}$
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1

# ❷半加器(实现电路)

 $\ddot{\mathbf{u}}$  根据真值表,有:  $S_i = \overline{A}_i B_i + A_i \overline{B}_i = A_i \oplus B_i$ , $C_i = A_i B_i$ 

ü可由异或门+与门实现半加器。

还可以由与非门、或非门... 实现



$A_{\mathrm{i}}$	$B_{\rm i}$	$S_{ m i}$	$C_{ m i}$
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1

## ∅全加器

ü全加器:实现被加数和加数,以及相邻低位进位的加法。

ü右图所示电路结构。


 $A_{\mathbf{i}}$ 、 $B_{\mathbf{i}}$ 、 $C_{\mathbf{i-1}}$ :被加数、加数、低位进位; $B_{\mathbf{i}}$  -  $C_{\mathbf{i-1}}$  -

 $S_{i}$ :和;

 $C_i$ : 进位。

ü右图所示逻辑符号。


$A_{\mathrm{i}}$	$B_{ m i}$	$C_{i-1}$	$S_{\rm i}$	$C_{\rm i}$
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1



# ☑全加器(实现电路)

 $\ddot{\mathbf{U}}$  根据真值表(并整理后),有:  $S_i = A_i \oplus B_i \oplus C_{i-1}$   $C_i = A_i B_i + (A_i \oplus B_i) C_{i-1}$ 


ü可由半加器+或门实现。



还可以由与非门、或非门、与或非门... 实现


$A_{ m i}$	$B_{\rm i}$	$C_{i-1}$	$S_{\mathrm{i}}$	$C_{\mathrm{i}}$
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

# ☑全加器(学习兴趣)



### ∅全加器(多位二进制)

ü下图所示 4 位二进制串行进位加法器。



 $\ddot{U}$   $A_3 \sim A_0$ 、 $B_3 \sim B_0$  、 $C_{i-1}$ : 被加数、加数、低位进位;  $S_3 \sim S_0$  、 $C_3$ : 和、进位。

ü 缺陷: 进位速度慢(可能需要经过4个全加器的传输延迟时间)。

# v 数值比较器

□ 数值比较器可用来比较两个数据的大、小或是否相等; 可用于逻辑判断,执行程序的跳转路径或执行何种操作等。

## ∅数值比较器

**ü**例:1位二进制数值比较器。


 $\Box$  右图所示电路结构。  $A_i - L_{A_i > B_i}$   $A_i \setminus B_i$ : 待比较的两个 1 位二进制数;  $L_{A>B} \setminus L_{A=B} \setminus L_{A<B}$ : 比较结果。  $B_i - L_{A_i < B_i}$ 

$A_{ m i}$	$B_{ m i}$	$L_{A>B}$	$L_{A < B}$	$L_{A=B}$
0	0	0	0	1
0	1	0	1	0
1	0	1	0	0
1	1	0	0	1

# ∅数值比较器(实现电路)

 $\ddot{\mathbf{U}}$  根据真值表,有:  $L_{A_i>B_i}=A_i\overline{B}_i$ , $L_{A_i< B_i}=\overline{A}_iB_i$ , $L_{A_i=B_i}=\overline{A}_i\overline{B}_i+A_iB_i$ 

ü可由异或门+与门+非门实现。



$A_{ m i}$	$B_{\rm i}$	$L_{A>B}$	$L_{A < B}$	$L_{A=B}$
0	0	0	0	1
0	1	0	1	0
1	0	1	0	0
1	1	0	0	1

# ∅数值比较器(多位二进制)

ü以1位数值比较器为基础,按高位优先原则,可实现多位数值比较。

ü 例: 4 位二进制数值比较器真值表

4位二进制数输入			低位比较结果输入			比较结果输出			
$A_3$ , $B_3$	$oldsymbol{A}_{\scriptscriptstyle 2}$ , $oldsymbol{B}_{\scriptscriptstyle 2}$	$A_{\scriptscriptstyle 1}$ , $B_{\scriptscriptstyle 1}$	$oldsymbol{A_{\scriptscriptstyle 0}}$ , $oldsymbol{B_{\scriptscriptstyle 0}}$	$l_{\mathrm{a>b}}$	$l_{\mathrm{a=b}}$	$l_{\mathrm{a}<\mathrm{b}}$	$L_{a>b}$	$L_{a=b}$	$L_{\mathrm{a}<\mathrm{b}}$
$G_{\scriptscriptstyle 3}$	×	×	×	×	×	×	1	0	0
$L_{\scriptscriptstyle 3}$	×	×	×	×	×	×	0	0	1
$E_{\scriptscriptstyle 3}$	$G_{\scriptscriptstyle 2}$	×	×	×	×	×	1	0	0
$E_{\scriptscriptstyle 3}$	$L_{\scriptscriptstyle 2}$	×	X	×	×	×	0	0	1
$E_{\scriptscriptstyle 3}$	$E_{\scriptscriptstyle 2}$	$G_{_1}$	X	×	×	×	1	0	0
$E_{\scriptscriptstyle 3}$	$E_{\scriptscriptstyle 2}$	$L_{_1}$	X	×	×	×	0	0	1
$E_{\scriptscriptstyle 3}$	$E_{\scriptscriptstyle 2}$	$E_{\scriptscriptstyle 1}$	$G_{\scriptscriptstyle 0}$	×	×	×	1	0	0
$E_{\scriptscriptstyle 3}$	$E_{\scriptscriptstyle 2}$	$E_{\scriptscriptstyle 1}$	$L_{\scriptscriptstyle 0}$	×	×	$\times$	0	0	1
$E_{\scriptscriptstyle 3}$	$E_{\scriptscriptstyle 2}$	$E_{\scriptscriptstyle 1}$	$E_{\scriptscriptstyle 0}$	1	0	0	1	0	0
$E_{\scriptscriptstyle 3}$	$E_{\scriptscriptstyle 2}$	$E_{\scriptscriptstyle 1}$	$E_{\scriptscriptstyle 0}$	0	0	1	0	0	1
$E_{\scriptscriptstyle 3}$	$E_{\scriptscriptstyle 2}$	$E_{\scriptscriptstyle 1}$	$E_{\scriptscriptstyle 0}$	0	1	0	0	1	0

# v 本节作业

**ü** 习题 4(P231)

4、补充题1;

补充题2、补充题3(下周)。

ü说明:

4题, "与或"门,改成"或"门。

所有的题目,需要有解题过程(不是给一个答案即可)。

# ❷补充题1

ü设计: 4输入的优先编码器;


要求: 大数优先原则;

所有端口均为高电平有效;

用"与非"门(逻辑)实现该电路。

#### ❷补充题 2

ü下图所示由两个4选1数据选择器组成的逻辑电路。



已知:数据选择器满足 $Y = (D_0 \overline{A_1} \overline{A_0} + D_1 \overline{A_1} A_0 + D_2 A_1 \overline{A_0} + D_3 A_1 A_0) \cdot \overline{S}$ 

要求:写出输出Z与输入M、N、P、Q之间的逻辑函数式。

## ❷补充题3

ü设计: 1位二进制数的全减器;

定义: 被减数A, 减数B, 从低位来的借位信号 $J_0$ ;

差数D,向高位的借位信号 $J_1$ ;

用"与非"门(逻辑)实现该电路。