

<u>תרגיל בית רטוב מספר 3</u> מערכות ספרתיות ומבנה מחשב

קראו היטב את הוראות ההגשה בסעיף 3.

נקודות יורדו למי שלא יבצע את ההוראות במדויק.

marcus.ron@campus.technion.ac.il אחראי התרגיל: רון מרכוס

<u>|שאלות בקשר לתרגיל יש להפנות לאחראי התרגיל דרך הפורום במודל. בקשות מיוחדות יש לשלוח</u> <u>לאחראי התרגיל במייל.</u>

<u>בקשות לדחייה ללא סיבה מוצדקת ידחו על הסף (ראו נוהל להגשה באיחור).</u>

אין להגיש שום חלק מודפס – את החלק היבש יש לכתוב במעבד תמלילים (למשל: Word) ולצרף לחלק הרטוב. יש להגיש כקובץ pdf בלבד.

1. הנחיות כלליות



מסמן שאלות שיש לענות עליהן במסמך (החלק היבש). ניתן לענות גם באנגלית.

לצורך שרטוט מעגלים עם שערים לוגיים בתרגיל, ניתן לשרטט ידנית ולסרוק, או להשתמש בתוכנה לצורך שרטוט מעגלים עם שערים לוגיים בתרגיל, ניתן לשרטט (https://www.draw.io). את החישובים יש להקליד.

בכל מקום בו נדרש לתכנן מימוש יעיל מבחינת מספר הרכיבים, אין צורך להגן מפני hazards.



מסמן חלק שיש לבצע בסימולטור. את תוצאת הסימולציה (waveform) יש לצרף לחלק היבש <u>ולהסביר את התוצאות בצורה איכותית</u>. ניתן לשמור Waveform בעזרת צילום מסך. ב-waveform יש להכיל את האותות הרלוונטיים לתרגיל (כניסות ויציאות) ובצילום להראות את הקטעים הרלוונטיים בזמן. יש לדאוג שהתמונות תהיינה ברורות. נקודות יורדו על צילומי מסך שאינם ברורים.

יש לכתוב את קוד החומרה בשפת SystemVerilog בלבד וב-syntax שנלמד בסדנאות בלבד.

במקרה של קושי בפתרון הסעיפים הרטובים, יש לפנות למתרגלי הסדנאות בשעות הקבלה שלהם או להעלות את השאלה במודל בפורום בשם Q&A Forum, עם תיוג של **פתרון,** ותיוג של הסימולציה ומספר השאלה (לדוגמא, **sim-0-q1-1**). חשוב לבחור אחד מהתיוגים הקיימים ולא להוסיף חדשים כי אחרת השאלה לא תקבל מענה.

בכל שאלה על דרישות התרגיל, כלומר קשיים בהבנת דרישות הסעיפים השונים בתרגיל, יש לפנות אל אחראי התרגיל, בשעת הקבלה שלו או להעלות את השאלה במודל בפורום בשם Q&A Forum, עם תיוג של **דרישה,** ותיוג של הסימולציה ומספר השאלה (לדוגמא sim-0-q1-1). חשוב לבחור אחד מהתיוגים הקיימים ולא להוסיף חדשים כי אחרת השאלה לא תקבל מענה.



בנוסף, ניתן להיעזר במסמך בעיות ב-ModelSim וב-SystemVerilog הנמצא באתר הקורס (ModelSim_and_SystemVerilog_FAQ.pdf).

אין צורך לצרף את הקוד לחלק היבש אלא אם נאמר אחרת.

בתרגיל זה יוצג מודל ב-SystemVerilog של מעבד RISC-V מסוג SystemVerilog כפי שנלמד בכיתה, אשר יורחב לתמיכה בפקודה חדשה. בתרגיל זה תתרגלו עבודה עם קוד לא מוכר וביצוע שינויים בו. ניתן ומומלץ להיעזר במבנה המעבד שנלמד בכיתה על-מנת להבין את הקוד.

2. <u>הוספה של פקודת sw2 למודל</u>

בקבצי התרגיל שניתנו תוכלו למצוא מימוש של מעבד RISC-V דומה לזה שמתואר בהרצאה 11. כמו-כן, התיקייה מכילה סביבת סימולציה למעבד. להלן רשימת הקבצים והסברים:

File	Description
rv_top.sv	The top-level hierarchy of RISC-V
rv_dp.sv	Data path section of RISC-V
rv_ctl.sv	Control and state machine of RISC-V
rv_sim.sv	Simulation top level
params.inc	Parameter definitions, included in SystemVerilog files
imem.hex	Instruction memory image, read by simulation
dmem_init.hex	Data memory initial values, read by simulation
test.s	Assembly code from which imem.hex is generated


המודל מממש תת-קבוצה של פקודות RISC-V. להלן רשימת הפקודות הנתמכות:

Туре	Commands
L	LW
S	SW
R	ADD, SUB, SLL, SLT, SLTU, XOR, SRL, SRA, OR, AND
В	BEQ
J	JAL


שימו לב כי מודל המעבד הנתון אינו מוגן מפני פקודות לא נתמכות. ברוב המקרים אם תוזן פקודה שאינה נתמכת, מכונת המצבים תעבור לפקודה הבאה מיד אחרי שלב ה-Decode. אך בחלק מהמקרים המכונה עשויה להתנהג באופן בלתי צפוי.

כאמור, המעבד הנתון בתרגיל אינו זהה לזה שנלמד בהרצאה. להלן ה-datapath ומכונת המצבים (מסוג Mealy) של המעבד בתרגיל (ניתן להשתמש ב-zoom כדי לראות את כל הפרטים):











הקבצים imem.hex ו-dmem_init.hex, המייצגים את ה-instruction memory וה-dmem_init.hex בהתאמה, בנויים בפורמט הבא: השורה הראשונה בקובץ מכילה את המידע שנמצא בבתים 0-3, השורה השנייה מכילה את המידע שנמצא בבתים 4-7, וכן הלאה. במידה ומופיעים פחות מ-4 בתים בשורה (כפי שניתן לראות ב-dmem_init.hex), הבתים החסרים הם ריפוד באפסים משמאל.

לפני שאתם מתחילים בביצוע התרגיל, עברו על הקוד שקיבלתם וודאו שאתם מבינים אותו. אין הכרח לקרוא את כל הקוד, אך כדאי לזהות מבנים מרכזיים במעבד ואת מיקומם בקוד.

הכניסו את קוד האסמבלי שנמצא ב-test.s לסימולטור שבאתר: http://www.kvakil.me/venus. השתמשו imem.hex. בכפתור ה-Dump בסימולטור לקבלת קוד מכונה, וודאו שהקוד שקיבלתם זהה לתכולה של קובץ ה-mem.hex הנתון.

הריצו את ה-test הנתון (rv_sim) ב-ModelSim. הקפידו שכל קבצי התרגיל יהיו בתיקייה בה אתם עובדים. memory interface ,ALU inputs + outputs ,ir ,pc הוסיפו לדיאגרמת הגלים את האותות המרכזיים (למשל: תבשקופית המסבירה כיצד להוסיף סיגנלים פנימיים בסוף סדנה 2. המצב הנוכחי של מכונת המצבים). ניתן להיעזר בשקופית המסבירה כיצד להוסיף סיגנלים פנימיים בסוף סדנה 2. ודאו שאתם מבינים את הנצפה בדיאגרמת הגלים.

שימו לב שקוד האסמבלי הנתון נכנס ללולאה אינסופית בסוף הריצה. כשמריצים את הסימולציה על המעבד, היא מפסיקה בשני מקרים:

- 1. קבלת timeout: מעיד על כישלון הטסט.
- 2. כתיבה של ערך לזיכרון המצביע על סיום הקוד (שורות הפקודה תחת finish): קבלת הודעת 2 completion sequence מעידה על סיום הטסט. יש לבדוק בנוסף כי הסימולציה עברה בהצלחה ע"י דיבוג ובדיקה שהפלט הצפוי נכתב לזיכרון.

בתרגיל זה יהיה עליכם להוסיף למודל המעבד תמיכה בפקודת sw2.

הפקודה מבצעת כתיבה לזיכרון בדומה לפקודת sw הרגילה, אך היא שומרת את ההערך rs- (כלומר הערך ברגיסטר rs עם סימן שלילי). לדוגמא:

sw2 rs, imm(rd): mem[rd + imm] <= -rs

פורמט הפקודה דומה לזה של sw ונראה כך:

imm[1	1:5]	rs	rd	011	Imm[4:0]	0100011



2.1. הציעו מכונת מצבים חדשה עבור בקר המעבד. מכונת המצבים החדשה צריכה להיות מבוססת על מכונת המצבים הנתונה של המעבד, בתוספת המצבים הנדרשים עבור פעולת sw2. שרטטו את מכונת המצבים של בקר המעבד. ניתן להיעזר במכונת המצבים הנתונה בתחילת התרגיל.

סמנו עליה את המצבים החדשים שהתווספו. ניתן להוסיף את השינויים על דיאגרמת המצבים באמצעות תכנת עריכה לבחירתכם או ע"י הוספת השינויים ידנית וסריקה, או ע"י העתקה ידנית של כל הדיאגרמה והוספת השינויים, כל עוד כתב היד מובן (על דיאגרמה לא מובנת יורדו נקודות). אין דרישה לגבי מספר המצבים המתווספים למכונת המצבים, וניתן להשתמש במצבים הקיימים במכונה לצורך מימוש הפקודה החדשה, כל עוד פקודות קיימות ממשיכות לתפקד כמו קודם. כל פתרון עובד יתקבל ואין דרישה ליעילות.

ציירו על גבי שרטוט של <mark>ה-datapath של המעבד הנתון בתר</mark>גיל מהם השינויים שהוספתם על-מנת לתמוך בפקודה החדשה. מותר לבצע שינויים כגון הוספת קווי בקרה, הרחבת Mux-ים (בוררים) או



הוספתם, שינוי חיבוריות בתוך המעבד, הוספת רגיסטרים, וכו' (כל עוד עומדים בשאר דרישות התרגיל). גם כאן ניתן לשרטט באמצעות תוכנה או ידנית, כל עוד השינויים ברורים.



- 2.2. כעת בצעו את השינויים הנדרשים בקוד ה-SystemVerilog של מודל המעבד. להלן רשימה חלקית של השינויים:
 - בקובץ params.inc הוסיפו את הקידוד של הפקודה החדשה.
- בקובץ rv_ctl.sv הוסיפו למכונת המצבים הקיימת את המצבים ואת אותות הבקרה החדשים / שינוי באותות הבקרה הקיימים.
 - בהתאם לאותות הבקרה. <u>rv dp</u>.sv בקובץ <u>rv dp</u>.sv הוסיפו את השינויים הדרושים

בניגוד לתרגילים קודמים, בתרגיל זה מותר לשנות port-ים (כניסות ויציאות) של ה-Module-ים שקיבלתם לצורך המימוש.

הנחיה כללית: שימו לב כי בכל קובץ קוד שקיבלתם יש לממש module אחד בלבד. אין לממש מספר module בקובץ אחד, ואין להוסיף קבצי קוד חדשים בנוסף לאלו שקיבלתם.



2.3. בקוב<u>ץ test.s ב-main הוסיפו בדיקה של מימוש הפקודה החדשה. הוסיפו את הקוד שלכם בין ההערות</u> <u>המסומנות בקובץ.</u>

השתמשו בפקודת lw לטעינה של ערך מזיכרון מכתובת 8 ומכתובת 12. בצעו את הפקודה על מנת לכתוב את הערכים השלילים שנמצאים בזיכרונות אלו בכתובות 16, 20 בהתאמה. יצרו את קוד המכונה לכתוב את הערכים השלילים שנמצאים בזיכרונות אלו בכתובות http://www.kvakil.me/venus. בעזרת הסימולטור באתר: SystemVerilog ע"י קימפול כל הקבצים בעלי סיומת sv. (ניתן לעשות זאת באמצעות ריצו סימולציית (voim rv_sim) ואז הרצת הסימולציה (voim rv_sim).

הוסיפו לדיאגרמת הגלים את האותות: ir ,pc ,rst ,clk וכן כל סיגנל אחר שיעזור לכם להסביר את המתרחש בסימולציה. הוסיפו את הדיאגרמה לחלק היבש והסבירו אותה. יש להסביר את כל הקוד שהוספתם, אין צורך להוסיף הסבר על חלקים אחרים בקוד שהיו קיימים. שימו לב שלעתים עשויים להופיע קווים אדומים ('x') בסימולציה. בסימולציה זו, זה לא בהכרח מצביע על בעיה.

ודאו שבסוף ההרצה הקובץ dmem_out.hex מכיל את התוצאה בכתובת הנכונה (השורה החמישית והשישית בקובץ). בשורות שלאחר מכן עשויים להופיע x-ים – זהו מצב תקין. ניתן לבצע חישוב תוכנתי והשישית בקובץ). בשורות שלאחר מכן עשויים להופיע x-ים – זהו מצב תקין. ניתן לבצע חישוב תוכנתי (אסמבלי או שפה אחרת לבחירתכם) או ידני על-מנת להבין מהו הערך שצריך להיכתב לזיכרון כתוצאה מביצוע הפקודה. במידה והקובץ לא נוצר, משהו בהרצת הסימולציה היה לא תקין. הקוד שאחראי לסיום הסימולציה הוא הקוד שבא עם הקובץ test.s, לכן ודאו שהוספתם את הקוד שלכם במקום הנכון ולא שיניתם את הקוד הנתון.



חלוקת הציון

Sect	Grade
2.1	20
2.2	50
2.3	30

Total 100	Total	100
------------------	-------	-----

3. הוראות הגשה

- ההגשה בזוגות בלבד. ניתן לחפש בני זוג דרך פורום חיפוש שותפים. הגשה ללא בן זוג ללא אישור מראש תגרור הורדה בציון של 10 נקודות.
 - יש להגיש את הקבצים הבאים (ואותם בלבד):
 - dmem_init.hex
 - imem.hex •
 - params.inc
 - rv_ctl.sv •
 - rv_dp.sv •
 - rv_sim.sv •
 - rv top.sv
 - test.s •
 - Dry.pdf •
- יש לארוז את כל הקבצים הנ"ל (קבצי הקוד וקובץ התשובות של החלק היבש בפורמט pdf בלבד) בקובץ
 zip אחד, בשם id, כאשר id, כאשר zip זהו מס' ת.ז. מלא של אחד מבני הזוג.
 - על בני הזוג להירשם לקבוצת הגשה ב-Moodle. אחד מבני הזוג צריך להגיש את הקבצים.
 - בתחילת קובץ התשובות לחלק היבש יש לכתוב שמות ות.ז. של כל אחד מהסטודנטים בטבלה כמו בדוגמה הבאה:

123456789	שם 1
987654321	שם 2

- שימו לב להגיש קובץ בפורמט zip בלבד! (לא rar, לא 2z ולא שום תוכנת כיווץ אחרת)
- אין להדפיס אף חלק בתרגיל. קובץ zip שיגיע ללא חלק יבש (קובץ pdf) יגרור ציון 0 על התרגיל כולו.
- הסימולציה תעבור בדיקה אוטומטית. אנו נריץ סימולציה על הקבצים שתספקו ולכן חשוב להשתמש באותם module-ים המופיעים בתרגיל. ייעשה שימוש בתוכנות אסמבלי נוספות (מעבר לזו שהתבקשתם לכתוב) לצורך בדיקת הקוד, ולכן מומלץ לכתוב טסטים נוספים כדי לוודא שהפקודה שהתווספה עובדת.
 - עליכם לעקוב אחרי הודעות אשר מתפרסמות באתר הקורס, הודעות אלו מחייבות.
 - . כל שאלה על התרגיל אשר איננה בקשה אישית צריכה להישאל דרך הפורום באתר הקורס.
- אנא בדקו היטב את הקבצים לפני ההגשה. טענות מסוג "אבל בבית זה עבד נכון" לא תתקבלנה. מומלץ
 לבדוק את תקינות הקוד על סביבה "נקייה" (למחוק את הספרייה work, ליצור אותה מחדש ולקמפל



לתוכה מחדש את כל קבצי הקוד).

קוד שלא מתקמפל יגרור הורדת נקודות מלאה של הסעיף.

- שימו לב ל-Warnings שמתקבלים כפלט של הסימולטור. אזהרות יכולות להופיע גם בשלב הvlog וגם בשלב ה-vsim. נקודות יורדו על Varnings חמורים.
- הגשה באיחור ללא אישור: על כל יום איחור יורדו 5 נקודות. הגשות באיחור מותרות עד שבוע מתאריך ההגשה.

4. המלצות לתרגיל:

- .Notepad++ מומלץ לערוך את קבצי הקוד בתוכנת 4.1
- לפני שאתם ניגשים לכתוב את הקוד שלו. ככל שתקדישו יותר זמן לתכנון module אחשבו ותכננו כל 4.2 מוקדם, כך שלב המימוש יהיה קל יותר.
 - .4.3 אל תחכו לרגע האחרון. בד"כ שלב ה-debug ארוך ומסובך יותר משלב כתיבת הקוד.