


בדיקת מערכות ספרתיות ואימות תכנון

פרק 4

בדיקות תזמון



מה מהנדס מחשב צריך לדעת על פיזיקה?



➤ האפקטים הפיזיקליים:

■ שטח ← עלות


■ עיכוב ← ביצוע

■ אנרגיה ← ביצועים & עלות

➤ באופן אידיאלי, אפס עיכוב, אזור, ואנרגיה. עם זאת, רכיבים פיזיים תופסים שטח, לוקחים את הזמן, וצורכים אנרגיה.

➤ תהליך ה-CMOS מאפשר לנו לבנות טרנזיסטורים, חוטים (wires), קשרים (connections), ואנחנו מקבלים קבלים (capacitors), סלילים (inductors) ונגדים (resistors) אם אנחנו רוצים אותם ואפילו אם לא.


Physical Layout



➤ הבנת עיכוב פירושו ללכת מתחת לרמת-המתג
לפיזיקה טרנזיסטור ופרטי layout.

מודלי עיכוב של שערים לוגיים



"עיכוב" = זמן מהתרחשות אירוע אחד עד למועד התרחשות של אירוע שני, שנגרם על ידי האירוע הראשון




- תלוי במבנה המעגל והטכנולוגיה
- ייתכן גם תלוי בחיבורים
- מודל עיכובים עם רמות שונות של פירוט / דיוק
- יכול להיות מגוון רחב של ערכים אפשריים (תלוי בתהליך / מצב)

עיכוב השער

- לשערים מודרניים של CMOS יש עיכובים בסדר גודל של כמה picoseconds. יחד עם זאת, הערך מאוד תלוי ב-context של השער.
- העיכוב מתבטא כמו עיכוב FO4 (fan-out of 4) כמטריקה שלא תלויה בתהליך הייצור
- העיכוב של מהפך שמונע על ידי מהפך פי 4 יותר קטן מאשר הוא עצמו, והמניע מהפך פי 4 יותר גדול מאשר




הוא עצמו



- עבור תהליך של 90 ננומטר FO4 הוא סביב 20ps.

עיכובים F04 לכל מחזורי שעות




עיכוב השער

מה קובע את העיכוב האמיתי של שער לוגי?

➤ טרנזיסטורים הם מתגים לא מושלמים - לא יכולים לשנות את מתח הטרמינל באופן מיידי.


➤ כל מה שמתחבר לפלט של השער הלוגי (או טרנזיסטור) תורם לקיבול: טרנזיסטור דריין, חיבורים (wires/ contacts/vias), שער של טרנזיסטור.

Wires -- חוטים



➤ עד כה, קבל פשוט

➤ לחוטים יש התנגדות סופית, ולכן יש R ו- C מבוזרים






➤ עבור חוטים קצרים (בין השערים) R הוא זניח (עיכוב RC כולל << עיכוב השער)




➤ עבור חוטים ארוכים, R הופך להיות למשמעותי. לדוגמה: busses, שעונים

Turning Rise/Fall Delay into Gate Delay

- Cascaded gates:



"transfer curve" for inverter.



→ ← propagation delay for INV2

→ ← propagation delay for INV2 & INV3 in series

In general,

prop. delay = sum of individual prop. delays of gates in series.

רכיבי עיכוב המסלול

1. מספר רמות של הלוגיקה
2. עיכוב תא פנימי
3. עיכוב חוט
4. קיבול תא הקלט
5. fanout של תא
6. cell output drive strength

מי מפקדים העיכוב?


	foundary engineer (TSMC)	Library Developer (Aritsan)	CAD Tools (DC, IC Compiler)	Designer (Yunsup)
1. # of levels			synthesis	RTL
2. Internal cell delay	physical parameters	cell topology, trans sizing		
3. Wire delay	physical parameters		place & route	layout generator
4. Cell input capacitance	physical parameters	cell topology, trans sizing	cell selection	instantiation
5. Cell fanout			synthesis	RTL
6. Cell drive strength	physical parameters	transistor sizing	cell selection	instantiation

דוגמאות עיכוב

- Inverter = FO-4
- 2-input NAND gate = 2FO4
- 1-bit adder = 10 FO4
- 2-input Multiplexer = 4 FO4
- Flip-flop t_{cp-Q} = 4 FO4
- Flip-flop t_{su} / t_h = 2 FO4
- Clock skew = 4 FO4
- Clock jitter = 2 FO4

נתוני תזמון לתאי ספריה

- ספרית התזמון מכילה את כל המידע הרלוונטי על כל תא סטנדרטי (pin directions, clocks, pin capacitances, etc)
- עיכובים (המהיר ביותר, האיטי ביותר והטיפוסי) ו-slew הפלט מקודדים עבור כל מסלול מקלט לפלט כל זוג כיווני המעבר



```
Path(  
    inputPorts(A), outputPorts(Z),  
    inputTransition(01),  
    outputTransition(10),  
    "delay_table_1", "output_slew_table_1"  
);
```

- Values typically represented as 2 dimensional look-up tables (of output load and input slew)
- Interpolation is used

“delay table 1”
Output Load (nF)

	1.0	2.0	4.0	10.0
0.1	2.1	2.6	3.4	6.1
0.5	2.4	2.9	3.9	7.2
1.0	2.6	3.4	4.0	8.1
2.0	2.8	3.7	4.9	10.3

Input slew (ns)


דוגמא לתאי ספריה

AmE Advanced Microelectronics
A Division of ITD

ms080cmosxCells
CMOSX 0.8 Micron
Standard Cell Library

D flip-flop

DFF



Logic Equation:
 $Q = [(D \& CP) \text{rise}] | (Q' \& CP) \text{rise}]$
 $QBAR = !Q$

Size in microns (W x H):
63.4 x 45.0

Pin Capacitance (fF)

pin	best	typical	worst
CP	14.7	21.6	36.9
D	19.4	15.5	18.4
Q	5.04	10.6	11.7
QBAR	11.4	12.7	22.3

Truth Table

CP	Q	QBAR
0/1	D	!D
10	Q	QBAR

Delay Information

Path	Timing	best, 5.5V, -55°C, load 0.35pF to 0.504ns, tF0.63ns			typical, 5V, 25°C, load 0.35pF to 1.15ns, tF1.12ns			worst, 4.5V, 125°C, load 0.35pF to 2.78ns, tF2.27ns		
		0.25*load	1*load	4*load	0.25*load	1*load	4*load	0.25*load	1*load	4*load
cp->qbar	01->10	PD	0.249	0.315	0.647	0.553	0.679	1.14	1.52	1.74
		TR	0.0997	0.236	0.801	0.144	0.354	1.29	0.381	0.668
cp->q	01->01	PD	0.211	0.256	0.545	0.459	0.624	1.23	1.24	1.74
		TR	0.0474	0.229	0.847	0.198	0.537	1.89	0.456	1.33
cp->qbar	01->01	PD	0.222	0.251	0.440	0.596	0.633	1.08	1.44	1.72
		TR	0.0669	0.154	0.565	0.140	0.347	1.25	0.364	0.900
cp->q	01->10	PD	0.209	0.316	0.797	0.429	0.631	1.37	1.16	1.54
		TR	0.107	0.310	1.19	0.210	0.537	1.92	0.441	1.06

Special Timing Information


	best, 5.5V, -55°C	typical, 5V, 25°C	worst, 4.5V, 125°C
Setup time on D	0.3	0.6	1.4
Hold time on D	0.1	0.05	0.01
Minimum pulse width low on CP	0.2	0.3	0.9
Minimum pulse width high on CP	0.08	0.2	0.6
Minimum period on CP	0.4	0.4	2.2
Maximum fall time on CP	4	38	3.8e+02

AmE Advanced Microelectronics
A Division of ITD

ms080cmosxCells
CMOSX 0.8 Micron
Standard Cell Library

2 Input NOR 1x drive

NOR2



Size in microns (W x H):
12.2 x 45.0


Pin Capacitance (fF)

pin	best	typical	worst
A0	16.5	24.2	37.1
A1	15.9	23.3	34.6
Y	5.54	10.1	12.6

Logic Equation:
 $Y = !(A0 | A1)$

Truth Table

A0	A1	Y
0	0	1
0	1	0
1	0	0
1	1	0



Delay Information

Path	Timing	best, 5.5V, -55°C, load 0.35pF to 0.504ns, tF0.63ns			typical, 5V, 25°C, load 0.35pF to 1.15ns, tF1.12ns			worst, 4.5V, 125°C, load 0.35pF to 2.78ns, tF2.27ns		
		0.25*load	1*load	4*load	0.25*load	1*load	4*load	0.25*load	1*load	4*load
a0->y	10->01	PD	0.308	0.281	0.827	0.173	0.629	1.84	0.749	1.68
		TR	0.0757	0.252	1.79	0.160	1.20	3.99	1.13	2.91
a1->y	01->10	PD	0.141	0.337	1.08	0.157	0.605	1.72	0.502	1.25
		TR	0.0955	0.252	1.79	0.160	1.20	3.99	1.13	2.91
a0->y	10->01	PD	0.297	0.551	1.76	0.494	0.948	2.93	0.920	1.87
		TR	0.0942	0.225	0.767	0.112	0.549	1.79	0.636	1.50
a1->y	01->10	PD	0.114	0.337	1.08	0.157	0.605	1.72	0.502	1.25
		TR	0.0955	0.252	1.79	0.160	1.20	3.99	1.13	2.91


תזמון: חיפוש וטיפול במסלול הקריטי

➤ יש לקחת בחשבון את כל זוגות האוגרים המחוברים, מסלולים מקלט לאוגר, מסלולים מאוגר לפלט.

➤ כלי תכנון שעוזרים בניתוח:

- כלי סינתזה עוזרים לעמוד באילוצי השעון ולדווח על עיכובים במסלולים
- סימולטורים יכולים לשמש כדי לקבוע את תזמון הביצועים
- מנתח מיוחד לתזמון סטטי מקבל netlist של התכנון ומדווח על עיכובים במסלולים

ניתוח תזמון



כלים לניתוח תזמון

➤ מנתח תזמון סטטי: הכלים משתמשים במודלים של עיכוב השערים הקישוריות ועיקבים אחרי מעגלים

■ מודלים של עיכוב תא מכסים:

❖ עיכוב פנימי עבור כל זוג קלט / פלט (בלתי תלוי בעומס הפלט)

❖ עיכוב תלוי בפלט

➤ כלים עצמאיים (primetime) וחלק כלי סינתזה של הלוגיקה

➤ Back-annotation לוקח תוצאות של place and route כדי

לשפר את הדיוק של ניתוח התזמון

בניתוח.


➤ DC ב-"מצב טופוגרפי" משתמש במידע מ-layout ראשוני

עבור מודל פאראזיטי של interconnect


עיכוב המסלול

הגישת הכללית על תזמון

באופן כללי, כל אותות מתחלות ומסתיימות באוגר כל מחזור
שעון



עיכוב התפשטות



- rise/fall *propagation delay*
- rise/fall *transition delay* (*slew (slope)*): $\Delta V / \text{transition delay}$

Clock skew and jitter


➤ **Clock skew** = וריאציה שיטתית של השעון

■ נגרמת בעיקר על ידי וריאציות עיכוב שנגרמות על ידי וריאציות ייצור

■ וריאציה אקראית

➤ **Clock jitter** = וריאציה תזמון השעון בין מחזורי השעון

■ נגרמת בעיקר על ידי רעשים



Flip-Flop based design

➤ *Edge triggered D-flip-flop*

- Q becomes D after clock edge

➤ *Set-up time*


- Data can not change no later than this point
before the clock edge.

➤ *Hold time*

- Data can not change during this time after the
clock edge.

➤ *$t_{\text{clock-Q}}$*


- Delay on output (Q) changing from positive
clock edge



מניעת הפרות ההתקנה

➤ לוגיקה איטית מדי בשביל שהערך הלוגי הנכון מגיע מאוגר הקלט.

➤ אילוצים כדי למנוע הפרות ההתקנה :



Latch Based Design

➤ *D-latch*


- Q follows D while clock is high (“transparent”)
- Value on D when clock goes low is stored on Q

➤ *Set-up and hold times*

- D can not change close to the falling („latching“) clock edge.

➤ *$t_{\text{clock-Q}}$*

- Delay from clock going high to Q changing




אילוצי תזמון Latch

➤ אילוצים כדי למנוע הפרות ההתקנה זהים:

$$t_{clock} \geq t_{clock-Q-max} + t_{logic-max} + t_{set-up} + t_{skew}$$

➤ אילוצים על מנת למנוע הפרות החזקה:

$$t_{clock-high-max} + t_{hold} + t_{skew} \leq t_{clock-Q-min} + t_{logic-min}$$



clock'

Q1


D2

Hold
Violation

מודלים פרימיטיביים לעיכוב הרכיב

➤ לשער לוגי פרימיטיבי יש עיכוב פנימי.


➤ העיכוב ממודל כמו שער אידיאלי (אפס עיכוב) ואלמנט עיכוב ניפרד.



עיכוב הנומינלי / עיכוב יחידה

➤ **עיכוב היחידה:** לכל שער לוגי יש עיכוב של "יחידה" אחת של זמן

➤ **עיכוב נומינלי:** עיכוב שנקבע בנפרד עבור כל סוג של שער. למשל, יחידת זמן אחת עבור NOR ושתי יחידות זמן עבור XOR.




עיכוב עלייה / נפילה

עיכובים של מעברים 0-1 ו 1-0


➤ זמן עליה: עיכוב התפשטות לאות משתנה מנמוך לגבוה.

➤ זמן נפילה: עיכוב התפשטות לאות משתנה מגבוה לנמוך.





עיכוב מעורפל (Ambiguous) או מיני/מקס

- קשה לחזות זמן מדויק של עלייה או נפילה של אות
- ניתוח המקרה הגרוע ביותר בביצועים $\{t_{min}, t_{max}\}$ המצוין עבור כל פרמטר התזמון.



עיצובים מצטברים מיני / מקס

➤ תוצאות סימולציה נוטות להיות פסימיות.



שיטות לניתוח תזמון

➤ סימולצית תזמון

- מידול אלמנטים פרימיטיביים שכלול בפרמטרי עיכוב ואילוצים (ברמת שער ו /או הטרנזיסטור)
- הפרות עיכובים ואילוצים מזהות בתוצאות הסימולציה

➤ ניתוח תזמון סטטי

- עיכובי מסלולים מחושבים ממודלים פרימיטיביים
- נקבע בעזרת מציאת "המסלול הקריטי" = העיכוב הארוך ביותר בין flip flops רצופים

השוואת שיטות לניתוח תזמון

	Dynamic	Static
Method	Simulation	Path Analysis
Test Vectors Used	Yes	No
Coverage	Test Pattern Dependent	Test Pattern Independent
Risk	Missed violations	False Violations
Min-Max Analysis	No	Yes
Coupled with Synthesis	Not Feasible	Yes
CPU Run Time	Days/Weeks	Hours
Memory Use	Heavy	Low-Moderate

ניתוח תזמון דינמי

➤ כיסוי הפרות תזמון תלוי באפקטיביות של ווקטורים מיושמים

➤ ווקטורים הם לא בדיוק סטטיים, אלא גם מכילים אחד או יותר קלטים המשתנים

➤ עבור מודל התזמון הפשוט, זוגות ווקטורים נדרשים

➤ במעגלים סדרתיים, כדי להשיג "זוג ווקטורים" פנימי עשוי לדרוש רצף ארוך של ווקטורים על הפורטים חיצוניים

ניתוח תזמון דינמי (המשך)


➤ קביעת המסלולים הקריטיים עשויה להיות קשה מאוד כי הוא יכול להיות תלוי בערכים המיושמים

➤ לאחר שמסלול נקבע, צריך "לרגש" את הפלט של המסלול כדי לשנות קלט

➤ נדרש תיקון של הערכי המסלול על פי פטרנים של קלט השערים

➤ יכול להיות מורכב מאוד בשל המסלול fanout reconvergent

ניתוח תזמון סטטי



ניתוח תזמון סטטי (המשך)

➤ מייצר גרף מכוון ללא מעגלים (DAG) של המעגל על ידי הפשטה של הטופולוגיה של ה-netlist

➤ מנתח כל מסלול לקביעת עיכוב של מסלול קריטי


➤ אבל יש בעיות של דיוק

➤ דורש היכרות עם המידע הפונקציונלי


➤ נדרש סיוע המשתמש: התמודדות עם המסלולים השגואים

המסלולים השגואים

▼ Topological



▼ Logical--we tell what gates are




Sensitized path

- אי אפשר ליישם סט של קלטים שיגרום להפיץ אות לוגי דרך המסלול הארוך ביותר מ-P1 ל-P0
- המסלול הזה נקרא מסלול שגוי
- קיבלנו את זה כי לא היה אכפת לנו מה השערים עשו
- מסלול נקרא sensitized כאשר הוא מאפשר להפיץ אות לוגי לאורכו


▼ Sensitization

- A path is said to be *sensitized* when it allows a logic signal to propagate along it. In this example, there is no way to sensitize this path




STA vs SSTA


- **Deterministic**



- **Statistical**



אילוצי תזמון ברמת מעגל



ניתוח תזמון דינמי

- מייצרים ווקטורים של הקלט
- בוחנים את השינויים על כל השערים
- עיקבים אחרי השינויים עד הפלט
- מוצאים את הזמן במקרה הגרוע ביותר

לא בעיה פשוטה:

- סדר הקלט חשוב
- סימולציה משועממת
- תערובות-לוגיקה ותזמון, אם טסט נכשל אזי קשה להבחין מדוע

המודל המופשט

- נניח שזמני עלייה ונפילה הם דומים
- עיכובי שער ידועים מראש
- קיימים מודלים טובים רבים לחיזוי עיכובי חיבור
- נניח $\text{clock skew} = 0$

אלגוריתם נאיבי:

- ספור את כל המסלולים
- חשב את העיכוב על כל מסלול
- מצא את העיכוב במקרה הגרוע ביותר
- אלגוריתם אקספוננציאלי

ניתוח תזמון סטטי

- בוצע ללא לצייר את הווקטורים
- טכניקה חזקה מאוד, בשימוש נרחב
- לינארי במספר השערים

אלגוריתם:

- מצא מתי כל פלט נדרש לכל אחד מהשערים
- מצא מתי הם מגיעים בפועל
- אם האותות מגיעות לכל שער לפני שהם נדרשים בכל אחד מהשערים, אנחנו גמרנו: המעגל בטוח
- אחרת: קח את השערים הטובים ובנה את המעגל מחדש

הגדרות

- Arrival Time

- $AT(i) = \max [AT(j)] + \text{delay}(i)$ where $j \in \text{fanin}(i)$

- Required Time

- $RT(i) = \min [RT(j) - \text{delay}(j)]$ where $j \in \text{fanout}(i)$

- Remember that $\text{delay}(j)$ is subtracted here

- Also, notice that $\min$ encompasses subtraction


- Define Slack

- $\text{Slack}(i) = RT(i) - AT(i)$


- $\text{Slack} == 0 \Rightarrow \text{Node is critical}$

- A path whose nodes all have slack 0 = critical path

זמן הגעה



הזמן הנדרש



אילו צמתים הם קריטיים?

➤ כל צומת שבו האותות מגיעות בדיוק בזמן


➤ במילים פשוטות

$$\text{Required Time } (i) = \text{Arrival Time } (i)$$


➤ לא כל צומת הוא קריטי

➤ מסלול עם כל הצמתים שהם קריטיים נקרא **מסלול קריטי**


אילו מסלולים הם קריטיים?




Slacks



בואו נשנה את הזמן הנדרש



בואו נחשב שוב את ה-Slacks



הערכה של הזמן הנדרש

➤ הרץ מהר ככול שאתה יכול

▪ ראשית:

▪ Pick the $\max(AT)$ as $RT(\text{outputs})$

➤ האם המעגל מהר מספיק עבור ה-T

▪ שנית

▪ Fix $RT(\text{outputs}) = T$

➤ חשב זמני הגעה כמו מקודם

➤ חשב את ה-slacks כמו מקודם

➤ בדוק האם קיימים מסלולים שלא עומדים בתזמון

Slacks

➤ המעגל בטח אם

■ All slaks ≥ 0

➤ כאשר slaks פחות מ- 0

■ החלישו את האילוצים

■ קחו את השערים עם העיכובים קטנים ביותר


דוגמא לתאי ספריה

AmE Advanced Microelectronics
A Division of ITD

ms080cmosxCells
CMOSX 0.8 Micron
Standard Cell Library

D flip-flop

DFF



Logic Equation:
 $Q = [(D \& CP)rise] | (Q' \& \neg CP)rise]$
 $QBAR = \neg Q$

Size in microns (W x H):
63.4 x 45.0

Pin Capacitance (fF)

pin	best	typical	worst
CP	14.7	21.6	36.9
D	19.4	15.5	18.4
Q	5.04	10.6	11.7
QBAR	11.4	12.7	22.3

Truth Table

CP	Q	QBAR
0/1	D	$\neg D$
1/0	Q	QBAR

Delay Information											
Path	Timing	best, 5.5V, -55°C, load 0.35pF to 0.504ns, tF0.63ns			typical, 5V, 25°C, load 0.35pF to 1.15ns, tF1.12ns			worst, 4.5V, 125°C, load 0.35pF to 2.78ns, tF2.27ns			
		0.25 * load	1 * load	4 * load	0.25 * load	1 * load	4 * load	0.25 * load	1 * load	4 * load	
cp->qbar	01->10	PD	0.249	0.315	0.647	0.553	0.679	1.14	1.52	1.74	2.61
		0.213 + 0.308 * CL			0.517 + 0.478 * CL			1.06 + 0.811 * CL			
cp->q	01->01	TR	0.0957	0.236	0.811	0.144	0.354	1.29	0.381	0.668	2.12
		0.211 + 0.256 * CL			0.429 + 0.624 * CL			1.24 + 1.78 * CL			
cp->qbar	01->01	PD	0.180 + 0.238 * CL			0.435 + 0.609 * CL			1.12 + 1.59 * CL		
		TR	0.0474	0.229	0.847	0.198	0.537	1.89	0.456	1.23	4.86
cp->q	01->10	PD	0.222	0.251	0.440	0.596	0.613	1.03	1.44	1.72	2.80
		TR	0.202 + 0.169 * CL			0.475 + 0.408 * CL			1.35 + 1.05 * CL		
cp->qbar	01->10	PD	0.0959	0.154	0.565	0.140	0.347	1.25	0.364	0.900	3.74
		TR	0.209	0.316	0.797	0.429	0.631	1.37	1.16	1.58	2.91
cp->q	01->10	PD	0.162 + 0.451 * CL			0.378 + 0.714 * CL			1.49 + 1.32 * CL		
		TR	0.107	0.310	1.19	0.210	0.537	1.92	0.441	1.06	3.55

Special Timing Information


	best, 5.5V, -55°C	typical, 5V, 25°C	worst, 4.5V, 125°C
Setup time on D	0.3	0.6	1.4
Hold time on D	0.1	0.05	0.01
Minimum pulse width low on CP	0.2	0.3	0.9
Minimum pulse width high on CP	0.08	0.2	0.6
Minimum period on CP	0.4	0.4	2.2
Maximum fall time on CP	4	38	3.8e+02

AmE Advanced Microelectronics
A Division of ITD

ms080cmosxCells
CMOSX 0.8 Micron
Standard Cell Library

2 Input NOR 1x drive

NOR2



Size in microns (W x H):
12.2 x 45.0


Pin Capacitance (fF)

pin	best	typical	worst
A0	16.5	24.2	37.1
A1	15.9	23.3	34.6
Y	5.54	10.1	12.6

Logic Equation:
 $Y = \neg(A0 | A1)$

Truth Table

A0	A1	Y
0	0	1
0	1	0
1	0	0
1	1	0



Path	Timing	best, 5.5V, -55°C, load 0.35pF to 0.504ns, tF0.63ns			typical, 5V, 25°C, load 0.35pF to 1.15ns, tF1.12ns			worst, 4.5V, 125°C, load 0.35pF to 2.78ns, tF2.27ns			
		0.25 * load	1 * load	4 * load	0.25 * load	1 * load	4 * load	0.25 * load	1 * load	4 * load	
a0->y	10->01	PD	0.103	0.281	0.827	0.173	0.629	1.84	0.749	1.68	5.07
			0.0757 + 0.543 * CL			0.189 + 1.21 * CL			0.915 + 3.27 * CL		
a1->y	01->10	TR	0.109	0.352	1.79	0.160	1.20	3.99	1.15	2.91	10.1
			0.141 + 0.337 * CL			0.157 + 0.605 * CL			0.502 + 1.25 * CL		
a0->y	10->01	PD	0.0555 + 0.658 * CL			0.196 + 1.19 * CL			0.420 + 2.17 * CL		
		TR	0.297	0.551	1.78	0.494	0.948	2.93	0.920	1.87	5.61
a1->y	01->10	PD	0.0542	0.225	0.767	0.212	0.549	1.79	0.636	1.59	4.85
			0.0244 + 0.515 * CL			0.123 + 1.19 * CL			0.371 + 3.21 * CL		
a0->y	10->01	TR	0.298	0.455	1.77	0.451	1.37	3.04	1.10	2.84	10.1
		PD	0.166	0.310	1.08	0.300	0.627	1.71	0.609	1.31	3.41
a1->y	01->10	PD	0.114 + 0.657 * CL			0.290 + 1.01 * CL			0.505 + 2.12 * CL		
		TR	0.319	0.556	1.79	0.544	0.982	2.94	1.05	1.97	5.68

מניעת הפרות של תזמון

Action	Effect
Re-synthesize with changed options	Reduce path delays
Rewrite Verilog code	Reduce path delays
Substitute a different algorithm	Reduce Path delays
Substitute architectures	Reduce path delays
Resize and substitute devices	Reduce device delays
Reroute critical paths	Reduce net delays
Redesign the clock gen & tree	Reduce clock skew & jitter
Lengthen the clock cycle	Eliminates violation, but ...
Change technologies	Reduce path delays

תזמון בתהליך תיב"ם

➤ במהלך הסינתזה:

- כלי תיב"ם מחשב עיכובי מסלול הגרועים ביותר תחת התנאים לעיכוב
- כלי תיב"ם קובע את הנתיב הקריטי
- העברת לוגיקה מהסלול המהיר יותר אם קיימות הפרות ההתקנה

תזמון בתהליך תיב"ם (המשך)

➤ לאחר סינתזה :

- כלי תיב"ם מביצע ניתוח תזמון סטטי
- קביעת קיום הפרות ההתקנה בתנאים של המקרה הגרוע ביותר
- קביעת קיום הפרות החזקה בתנאים של המקרה הטוב ביותר

תזמון בתהליך תיב"ם (המשך)

אחרי place and route ➤

- ביצוע ניתוח תזמון
- הפעלה ואימות כלי תזמון על netlist עם עיכובים בפועל
-

עורך ראשוני של עיכוב

