

מחלקה להנדסת תוכנה


בדיקת מערכות ספרתיות ואימות תכנון

פרק 5: תכנון פיזי


תהליך ייצור

מהו חצי-מוליך?


- התנגדות הנמוכה : "מוליך"
 - התנגדות הגבוהה: " מבודד"
 - התנגדות הביניימית: " חצי-מוליך"
- Generally, the semiconductor material used in integrated-circuit devices is crystalline
- In recent years, however, non-crystalline semiconductors have become commercially very important



polycrystalline



amorphous



crystalline


אטום הסיליקון

14 electrons occupying the 1st 3 energy levels:

- 1s, 2s, 2p orbitals filled by 10 electrons
- 3s, 3p orbitals filled by 4 electrons


To minimize the overall energy, the 3s and 3p orbitals hybridize to form 4 tetrahedral 3sp orbitals

Each has one electron and is capable of forming a bond with a neighboring atom



גביש הסיליקון


“diamond cubic” lattice



- Each Si atom has 4 nearest neighbors
- lattice constant
= 5.431Å

סריג הסיליקון

- טרנזיסטורים בנויים על מצע סיליקון
- הסיליקון הוא חומר מקבוצה VI



המאפיינים האלקטרוניים של הסיליקון



ריכוז האלקטרונים ו חורים בחצי-מולכים יכול להיות מושפע בכמה דרכים:

1. על ידי הוספת אטומים מיוחדים (dopants)
2. על ידי הפעלת שדה חשמלי
3. על ידי שינוי הטמפרטורה
4. על ידי הקרנה

כאשר אלקטרון הופך להיות אלקטרון הולכה, גם החור נוצר.

Dopants


- הסיליקון הוא חצי-מוליך
- בסיליקון טהור אין מוליכים חופשיים והוא מליך גרוע
- הוספת dopants מגדילה את המוליכות
- הקבוצה V: תוספת אלקטרונים (n-type)
- קבוצה III: חוסרים אלקטרונים, נקרא חור (p-type)




Doping

By substituting a Si atom with a special impurity atom (**Column V** or **Column III** element), a conduction electron or hole is created.

Donors: P, As, Sb




Acceptors: B, Al, Ga, In



Dopant concentrations typically range from 10^{14} cm^{-3} to 10^{20} cm^{-3}


תרכובת חצי-מוליך



- “zinc blende” structure
- III-V compound semiconductors: GaAs, GaP, GaN, etc.
 - ✓ important for optoelectronics and high-speed ICs


p-n Junctions -- p-n מעבר

מעבר בין חצי-מוליך מסוג p וחצי-מוליך מסוג n
מייצר דיודה: הזרם זורם רק בכיוון אחד



anode

cathode




טרנזיסטור nMOS


ארבעה רגליים: השער, המקור, הניקוז, גוף

Gate – oxide – body stack looks like a capacitor

- Gate and body are conductors
- SiO_2 (oxide) is a very good insulator
- Called metal – oxide – semiconductor (MOS) capacitor
- Even though gate is no longer made of metal



N-channel MOS transistor




הפעלת nMOS

הגוף מחובר בדרך כלל לאדמה

When the gate is at a low voltage:


- P-type body is at low voltage
- Source-body and drain-body diodes are OFF
- No current flows, transistor is OFF



הפעלת nMOS (המשך)

When the gate is at a high voltage:


- Positive charge on gate of MOS capacitor
- Negative charge attracted to body
- Inverts a channel under gate to n-type
- Now current can flow through n-type silicon from source through channel to drain, transistor is ON



טרנזיסטור pMOS

דומה, אבל ה- doping והמתח הפוכים

- Body tied to high voltage (V_{DD})
- Gate low: transistor ON
- Gate high: transistor OFF
- Bubble indicates inverted behavior




מתח ספק כוח

- ❑ $GND = 0\text{ V}$
- ❑ In 1980's, $V_{DD} = 5\text{V}$
- ❑ V_{DD} has decreased in modern processes
 - High V_{DD} would damage modern tiny transistors
 - Lower V_{DD} saves power
- ❑ $V_{DD} = 3.3, 2.5, 1.8, 1.5, 1.2, 1.0, \dots$

ייצור ה-CMOS


- טרנזיסטורי CMOS מיוצרים על פרוסות סיליקון
- תהליך ליתוגרפיה דומה לתהליך דפוס
- על כל צעד, חומרים שונים מוסיפים או חרוטים

Inverter Cross-section




Well and Substrate Taps

- ❑ Substrate must be tied to GND and n-well to V_{DD}
- ❑ Metal to lightly-doped semiconductor forms poor connection called Schottky Diode
- ❑ Use heavily doped well and substrate contacts / taps



קבוצת מסכות של מהפך



- ❑ Transistors and wires are defined by *masks*
- ❑ Cross-section taken along dashed line



תיאור המסכות המפורט

Six masks

- n-well
- Polysilicon
- n+ diffusion
- p+ diffusion
- Contact
- Metal




ייצור

- שבבי מייצרים בפעלים ענקיים שנקראים fabs
- הפעלים מכילים חדרים נקיים גדולים כמו מגרשי כדורגל



שלבי תהליך ייצור



4. Grow oxide SiO_2

5. Apply photoresist

6. UV light exposes resist

7. Remove exposed resist

8. Etch exposed oxide

9-10. Implant ions in exposed substrate

11. Strip resist

12. Etch oxide


מצעי Si (פרוסות)

- ✓ גבישים גדלים מממיסים בתוך הכדורים (צילינדרים) עם ריכוז מסוים של dopant
- ✓ הם בנויים ומכוונים בצורת עיגול באופן מושלם אז פרוסים כמו נקניק לתוך פרוסות.
- ✓ אחר כך הפרוסות מלוטשות



Typical wafer cost: \$50

Sizes: 150 mm, 200 mm, 300 mm diameter





"notch" indicates
crystal orientation

הוספת dopants לתוך Si



✓ נניח שיש לנו פרוסות של סיליקון אשר מסוג p ואנחנו רוצים לשנות אותו לסוג n.

✓ הדרך שבה זה נעשה היא על ידי ההשתלת יונים.

✓ היונים נורים מתוך "אקדח יונים" הנקרא *ion implanter* לתוך השטח של פרוסות הסיליקון.



דיפוזיית dopant



גיבוש סרטי בידוד

מבדד המועדף הוא סיליקון דו חמוצני טהור (SiO_2)


ASM A412
batch
oxidation
furnace




Applied Materials low-
pressure chemical-vapor
deposition (CVD) chamber




תהליך פוטו-ליטוגרפיה



כלי מסחרי צעדד -- Stepper (ליתוגרפיה)




פוטו-ליתוגרפיה




- 2 types of photoresist:
 - positive tone:
portion exposed to light will be dissolved in developer solution
 - negative tone:
portion exposed to light will NOT be dissolved in developer solution

פיתוח photoresist





Exposed areas of photoresist



Developed photoresist



תחריט יבש לעומת תחריט רטוב







Anisotropic
(e.g. Reactive Ion Etching)

Pattern resist mask

Etching thin film

Etching completed

Remove resist mask




Isotropic
(e.g. Wet etching)

ליטוש כימי - מכני


ליטוש כימי-מכני משמש כדי לעשות את פני השטח של פרוסות סיליקון שטוחים בשלבים שונים בתהליך של ייצור מעגל חשמלי משולב

- interlevel dielectric (ILD) layers
- shallow trench isolation (STI)
- copper metallization
“damascene” process

Oxide Isolation of Transistors



IC with 5 layers of Al wiring




Copper Metallization

"Dual Damascene Process" (IBM Corporation)


(1)

- Oxide deposition




(2)

- Stud lithography and reactive ion etch



(3)


- Wire lithography and reactive ion etch



courtesy of Sung Gyu Pyo,
Hynix Semiconductor



(4)

- Stud and wire metal deposition



(5)

- Metal chemical-mechanical polish



שלבי תהליך ייצור

✓ תהליך הייצור כולל מספר שלבים ודורש מסכות שונות

✓ התהליך כולל ליטוגרפיה, ליטוש, דיפוזיה, וכו


✓ לפני השבב מיוצר בכמויות, אב טיפוס נעשה ונבדק

מסכת פריסה -- Mask Layout

- ✓ בדרך כלל, שלבי ליתוגרפיה מרובים נדרשים על מנת לייצר מעגלים משולבים.
- ✓ כל צעד ליתוגרפיה משתמש מסכה עם תבנית הרצויה עבור שכבה מסוימת.
- ✓ כלי תכנון בעזרת מחשב (CAD) משמשים ליצירת המסכות

Layout Example:


MOSFET gate pattern aligned to "active area" pattern



Process layers:

- "Active" area
- Gate (poly-Si)

שלב תהליך ייצור (המשך)



P-substrate

SiO₂ layer

Photoresist

Expose and etch

Etch SiO₂

Remove photoresist

Implant n-well

Remove SiO₂

שלב תהליך ייצור

✓ התחל עם פרוסות סיליקון ריקות

✓ בנה מהפך מלמטה למעלה

1. הצעד הראשון יהיה הטופסת של n-well

- Cover wafer with protective layer of SiO_2 (oxide)
- Remove layer where n-well should be built
- Implant or diffuse n dopants into exposed wafer
- Strip off SiO_2

p substrate


Oxidation

- ❑ Grow SiO_2 on top of Si wafer
 - 900 – 1200 C with H_2O or O_2 in oxidation furnace





Photoresist

- ❑ Spin on photoresist
 - Photoresist is a light-sensitive organic polymer
 - Softens where exposed to light




Lithography

- ❑ Expose photoresist through n-well mask
- ❑ Strip off exposed photoresist





חריטה

- ❑ Etch oxide with hydrofluoric acid (HF)
 - Seeps through skin and eats bone; nasty stuff!!!
- ❑ Only attacks oxide where resist has been exposed




Strip Photoresist


- ❑ Strip off remaining photoresist
 - Use mixture of acids called piranha etch
- ❑ Necessary so resist doesn't melt in next step



n-well



- ☐ n-well is formed with diffusion or ion implantation
- ☐ Diffusion
 - Place wafer in furnace with arsenic gas
 - Heat until As atoms diffuse into exposed Si
- ☐ Ion Implantation
 - Blast wafer with beam of As ions
 - Ions blocked by SiO_2 , only enter exposed Si




Strip Oxide

- נקה את שאריות התחמוצת הנותרות
 - חזור לפרוסת הסיליקון החשופה
- ❑ Subsequent steps involve similar series of steps




Polysilicon

- ❑ Deposit very thin layer of gate oxide
 - $< 20 \text{ \AA}$ (6-7 atomic layers)
- ❑ Chemical Vapor Deposition (CVD) of silicon layer
 - Place wafer in furnace with Silane gas (SiH_4)
 - Forms many small crystals called polysilicon
 - Heavily doped to be good conductor




Polysilicon Patterning

- ❑ Use same lithography process to pattern polysilicon




Self-Aligned Process


- ❑ Use oxide and masking to expose where n+ dopants should be diffused or implanted
- ❑ N-diffusion forms nMOS source, drain, and n-well contact



N-diffusion




- ☐ Pattern oxide and form n+ regions
- ☐ *Self-aligned process* where gate blocks diffusion
- ☐ Polysilicon is better than metal for self-aligned gates because it doesn't melt during later processing




N-diffusion cont

- היסטורית dopants היו מתפזרים
- היום בדרך כלל השתלת יונים
- אבל האזורים נקראים עדיין דיפוזיה




N-diffusion cont

תורידו את תחמוצת כדי להשלים שלב ה-patterning




P-Diffusion


- ❑ Similar set of steps form p+ diffusion regions for pMOS source and drain and substrate contact



Contacts





- עכשיו אנחנו צריכים לחיט יחד את התקנים
- מכסים את השבב עם שכבת תחמוצת עבה
- חרט את התחמוצת איפה שיש צורך לחתך




ציפוי במתכת


- מורכים שכבת אלומיניום (או נחושת) מעל פרוסות סיליקון שלמה
- מסירים עודף המתכת, משארים חוטים



תהליך ה-CMOS מודרני במבט מהיר




Deep Sub-Micron Transistors



130nm Generation


Courtesy: Mark Bohr, Intel

90 nm Generation Transistor




65 nm Generation Transistor


- 35 nm gate length
- 1.2 nm gate oxide
- NiSi for low resistance
- 2ND generation strained silicon for enhanced performance




Metal Gate 45 nm CMOS Intel




Strained silicon transistor




קבוצת מסכות לתאים סטנדרטיים




תאים סטנדרטיים



Full-custom design flow




Automated Layout Design Flow




קידום טכנולוגית IC

הצמיחה של תעשיית החצי-מוליכים כבר קשורה לקנה מידה של טרנזיסטור





14 נומטר טרנזיסטורים




Hokazono *et al.*, Toshiba Corporation, presented at the *International Electron Devices Meeting* (San Francisco, CA) Dec. '02

- 1.3 nm SiO_xN_y gate dielectric
- Poly- $\text{Si}_{0.9}\text{Ge}_{0.1}$ gate




Thin-Body MOSFETs

Ultra-Thin Body





Double Gate



Common feature: A thin body, such that no conduction path is far from the gate

Ultra-Thin-Body MOSFET


- $L_g = 12 \text{ nm}$
- $T_{ox} = 2 \text{ nm}$



M. Takamiya et al., Proc. 1997 ISDRS, p. 215
B. Yu et al., Proc. 1997 ISDRS, p. 623


Double-Gate “FinFET”

- Self-aligned gates straddle thin silicon fin
- Current flows parallel to wafer surface



Scaling L_g to 10 nm


15nm FinFET fabricated at UC Berkeley



Y.-K. Choi et al., presented at the
2001 Int'l Electron Devices Meeting



technology
transferred





B. Yu et al., presented at the
2002 Int'l Electron Devices Meeting

CMOS FinFETs fabricated using standard tools at AMD


Molybdenum-Gated FinFETs

Y.-K. Choi et al., 2002 IEDM



- Tilted N implantation (60°) used for sidewall gates
- ✓ N implantation lowers gate work function

MOSFET Scaling to the Limit



אתגרי טכנולוגית IC

✓ גבולות קנה מידה טרנזיסטור קיימים

✓ מתח חשמל הוא נושא בעל חשיבות גוברת

- מכשירי תקשורת ניידים ו-Wireless דורשים מהירות גבוהה, עלות נמוכה וצריכת חשמל נמוכה מאוד

✓ גישות חלופיות נדרשות:


- תכנון ומערכת מעגלים חדשניים

- מתקנים חצי-מוליכים המאפשרים תכנון יותר יעיל


- אינטגרציה הטרוגנית heterogeneous integration

Benefit of Multiple Structural Layers

Example: Hinged Structure




Top view of masks



- Poly - 1
- Poly - 2
- Contact

Cross-sectional views



DMD™ Projection Display Chip


Texas Instruments Inc.

- Mirrors are made using metal layers (Al, alloys)
 - sacrificial material is photoresist

SEM image of pixel array



Schematic of 2 pixels




Each mirror corresponds to a single pixel, programmed by an underlying memory cell to deflect light either into a projection lens or a light absorber.

SiGe iMEMS Demonstration

High-performance MEMS can be fabricated directly on top of conventional CMOS circuits, using silicon-germanium for the structural layers


Resonator next to Amplifier

- conventional layout of integrated MEMS




Resonator on top of Amplifier

- smaller area --> lower cost
- reduced interconnect parasitics --> improved performance



A. E. Franke et al., Solid-State Sensor and Actuator Workshop Technical Digest, pp. 18-21, June 2000

Future Application: RF MEMS




- **Advantages of MEMS filters:**
 - small size, low cost
 - low phase noise, high Q(?)

המסקנה

✓ קנה מידה של טרנזיסטור ניתן להרחיב עד מתחת

ל-10 ננומטר

■ מבנים מתקדמת, חומרי & התהליכים דרושים



- Alternative approaches to scaling will provide improvements in cost, power and/or performance, to sustain the silicon revolution well beyond 30 yrs