


בדילוק של חקת ספרותיות ואומנות הקטנות

פרק 6

Standart Cells Lib


90 nm CPU Chips

Prescott CPU



112 mm² die size
125 million transistors


Dothan CPU



87 mm² die size
144 million transistors

90 nm process now ramping on high performance CPU products


MEROM core2 duo in 65nm



~180 mm²

~ 450 million transistors

PENRYN core2 duo in 45nm




~105 mm²

~510 million transistors


SILVERTHORNE (ATOM Processor) in 45nm

~25 mm²

~47 million transistors



מחזור פשוט של תכנון VLSI



1. מפרט המערכת

2. תכנון פונקציונאלי

3. תכנון ללוגי

4. תכנון מעגלים


5. תכנון פיזי

6. ייצור


7. אריזה, בדיקה

ואיתור שגיאות

שלבי תכנון ספרטי



ASIC Design Flow



מתכן לוגי ליצור

**High-level
design
description**




**Synthesis,
verification**




**A “netlist” of
connected
gates + wires
in your technology**

IC/ASIC Design Flow



מהו תכנון פיזי?

- ✓ תכנון פיזי הוא תהליך המייצג את הרכיב החשמלי כפריסה (layout) שמורכבת ממלבנים או צורות גיאומטריות שונות בשכבות שונות.
- ✓ הפריסה משמשת לאחר מכן ליצור בפועל: תהליך הנקרא ייצור.



031113-01

מהו תהליך הפריסה?

1. הקלט הן הערכים של W / L והסכמטית (בדרך כלל הסכמטית משמשת בסימולציה)
2. כלי תיב"ם משמשים כדי להכניס הגיאומטריות השונות. מהנדס חייב להכניס את המיקום, הצורה, והרמה של כל הצורה הגיאומטרית בנפרט.
3. במהלך הפריסה, המהנדס חייב לקחת בחישוב את קבוצת החוקים בשם חוקי העיצוב (design rules). הכללים אלה משמשים לצורך הבטחת עמידות ואמינות של הטכנולוגיה.
4. לאחר הפריסה הושלמה, אז התהליך שנקרא הפריסה לעומת וסכמטית (LVS) מתחיל כדי לקבוע האם הפריסה הפיזית מייצגת את הסכמטית החשמלית.

מהו תהליך הפריסה? (המשך)

5. השלב הבא כאשר הממדים הפיזיים של תכנון ידועים, זה חישוב של תופעות פרזיתיות:

— קיבול של מוליך לאדמה


— קיבול בין המוליכים

— התנגדות הפרזיתית

6. תוצאות של חישוב ערכים פרזיתיים נכנסו לתוך מסד הנתונים של התכנון, אזי מריצים את הסימולציה מחדש על מנת להבטיח כי הערכים הפרזיתיים לא יגרמו לתכנון להיכשל.


מחזור תכנון פיזי

הקלט של מחזור תכנון הפיזי זה דיאגרמת מעגלים
והפלט הוא הפריסה של המעגל



חלוקת המעגלים

- ✓ השבב עשוי להכיל כמה מיליוני טרנזיסטורים
- ✓ לכן הפריסה של המעגל כולו לא ניתן לטיפול עקב מגבלה של נפח הזיכרון וכוח החישוב זמין



חלוקת המעגלים (המשך)

✓ חלוקת המעגל הגדול לתוך תת-מעגלים (שנקרא בלוקים).

✓ גורמים כמו מספר הבלוקים, גודל הבלוק, הקישוריות בין הבלוקים, וכו' נלקחים בחישוב

✓ הפלט של החלוקה זה קבוצה של בלוקים ואת הקשרים ביניהם

✓ החלוקה עשויה להיות היררכית

Floorplanning


✓ השלב מטפל בבחירת הפריסה טובה עבור כל בלוק, כמו גם את עבור השבב כולו.

✓ השטח של כל בלוק ניתן לעריכה לאחר החלוקה שמבוססת על מספר וסוג הרכיבים של הבלוק הזה.

✓ אזור חיבור בין הבלוקים גם מחושב. בוצע על ידי מהנדס תכנון, ולא כלי תיב"ם: האדם הוא טוב יותר בויזואליזציה.

✓ רכיבים מסוימים נדרשים לעיתים קרובות להיות ממוקמת במקום מסוים על השבב.

Floorplanning




 Deadspace

מיקום – Placement

✓ הבלוקים ממוקמים במדויק על השבב במדויק.

✓ המטרה היא למזער את האזור עבור הבלוקים

שמאפשר השלמת הקשרים בין הבלוקים תוך עמידה במגבלות ביצועים. לדוגמה: הבלוקים ניתנים למיקום אך נכשלים בתזמון.



■ Feedthrough

■ Standard cell type 1

■ Standard cell type 2

מיקום

✓ שני שלבים: המיקום הראשוני נוצר בשלב הראשון.
בשלב השני, המיקום הראשוני מוערך בצורה
איטרטיבית ושיפורים נעשים עד שלפריסה יש שטח
מינימלי

✓ איכות המיקום לא יהיה ברור עד השלב הניתוב
(routing) הושלם


✓ הניתוב טוב וביצועי המעגל תלויים במידה רבה
באלגוריתם המיקום טוב.

✓ הסיבה לכך היא העובדה שלאחר המיקום של הבלוק
נקבע, הניתוב לא יכולים לעשות כלום.

ניתוב -- Routing

✓ המטרה היא להשלים את הקשרים בין הבלוקים.

✓ שני שלבים: הניתוב הגלובלי הניתוב המפורט.



■ Feedthrough

■ Type 1 standard cell

■ Type 2 standard cell

הניתוב הגלובלי GR

✓ בהניתוב גלובלי, הקשרים בין הבלוקים של המעגל הושלמו תוך התעלמות של פרטים גיאומטריים מדויקים של כל החוטים ופינים.

✓ עבור כל חוט, GR מוצא רשימות של ערוצים אשר ניתן לשמש למעבר החוט. במילים אחרות, GR מציין אזורים שונים במרחב הניתוב שדרכו חוט צריך להיות מנותב.

הניתוב המפורט DR


✓ DR משלים את הקשרים בין הפינים בלוקים מנקודה לנקודה.

✓ GR מומר לניתוב המדויק על ידי ציון את המידע גיאומטרי כגון מיקום ומרווח בין חוטים והשימות שכבות שלהם.

✓ DR כולל ערוץ switchbox לניתוב.

סקירה

הפריסה הפיזית הסופית של מעגל מורכב על פרוסה קטנה של סיליקון נוצרת אחרי סדרה של צעדים שבוצעו בעזרת כלי תיב"ם



מוסגים בסיסיים


- ‡ **Custom layout:** you do it all by hand. Think of this as design at the transistor level. Also called (derisively) “polygon pushing”.
- ‡ **Semi-custom layout:** you pick up some pre-laid-out pieces from some library and then arrange these to do your complete layout
- ‡ **ASIC, Application-Specific Integrated Circuit:** a semi-custom IC designed to do one thing (eg, an MPEG decoder) as opposed to something arbitrarily programmable, like a CPU
- ‡ **Standard cell:** the smallest, most common thing in your library of pre-laid-out stuff. Basically, a gate or FF. All the stuff in your technology library for Tech Mapping has a layout in this library.
- ‡ **Core:** a huge block (cell) in your library of pre-laid-out stuff, like an entire CPU. More recently, called *intellectual property (IP)*
- ‡ **SoC:** system-on-a-chip. Assemble a large chip from many pre-designed semi-custom pieces, like memories, CPU cores, random logic, etc

רכיבי תכנון פיזי ושלבי אימות



- להגדיר floorplan של השבב
- למקם בלוקים /שערים
- לנתב אותן
- ניתוח תזמון סטטי
- ניתוח תזמון חשמלי
- אלגוריתמים לייצוג /לבדיקת הגיאומטריה מסיכות

System On Chip



IP

Intellectual property (IP)

- ⌘ **Something you can buy for \$\$\$ that embodies some design expertise**
- ⌘ **Easier to buy it than to build it**

Historical forms of IP

- ⌘ **Chips:** You buy the hardware, plug it into a board, wire it up and go
- ⌘ **Software:** You buy it, load it, boot it, run it.


Evolving forms of IP

- ⌘ **Soft IP:** buy the Verilog source code. Synthesize it yourself.
- ⌘ **Firm IP:** buy the gate/block level netlist. Do your own mapping, layout
- ⌘ **Hard IP:** buy the actual layout. May have to “adjust” to your fab
- ⌘ **Ability to buy tools that do synthesis/layout is one *big* factor driving IP**

תכנון פיזי ל-ASIC


🔗 Example: automotive chip

These part
are rows of
so-called
“standard
cells” used
for the
control logic




מבנה היררכי של מעבד

More
“regular”
layout
structures:
ALU,
registers




Row-based
control logic

Row-based control logic



Cell-Based Block




תכנון פיזי ל-ASIC

Example of (trivial) standard cell library


NOT



NAND2, 3




NOR2, 3



FULL ADD





D FF



As layouts...

- ⌘ Each a little rectangle of different mask layouts
- ⌘ Usually a common height (Y direction)
- ⌘ Varying widths, depending on number of IOs
- ⌘ Pins may be available at the top & bottom of cell, or just someplace inside the cell boundary, on metal layers “visible” to the router

3-input gate:
pins available
top & bottom




3-input gate:
pins available
in middle

גודל של IP

Often, pretty big

⚡ **Big enough to get all necessary logic functions, IO variants, timing variants, drive strengths, to first order**




Suggested way think about a standard cell

- ⚡ It's a nice, simple abstraction of a geometric “**container**” for the circuits you need to make logic. Its **hides** messy circuit details.
- ⚡ Inside the cell: complex device & mask & electrical issues
- ⚡ Outside the cell: **a box with pins**

סיפריות של תאים סטנדרטיים

- > 100 cells of different types
 - Logic
 - DFFs: Set/Reset polarity, scan variations
 - “Filler” w/ Capacitors
- Library variations
 - Low power, low leakage
 - High performance
 - “Robust”
 - Data path oriented

תהליך תכנון של תא סטנדרטי



- Floorplanning

- » Localize major functions of the chip
- » Consider global timing
- » Partition design

- Placement

- » Find locations for all circuits
- » Consider detail timing
- » Assure proximity of critical nets

- Global Routing

- » Resolve congestion
- » Localize nets
- » Give critical nets best paths



- Detail Routing

- » Locate shortest paths
- » Create net geometry
- » Route critical nets first

- Tape-out to manufacturing


CMOS

⚡ For static CMOS, inputs on polysilicon, P devices on top, N on bottom




Row-based cell layout

- ✧ Power wiring style called “interdigitated fingers” or “combs”



אנטומיה של תא סטנדרטי




שורות תאים סטנדרטיים


Shared VDD

Shared Well


Shared GND




Standard cell layout




Auto-floorplan the block




Auto-place the std cells





Auto-place ports







16 by 8 divider circuit













תא סטנדרטי: FF


וידאו: [https://www.youtube.com/watch?v=...](#)











Compaction -- דחיסה

דחיסת הפריסה מכל הכיוונים כדי לצמצם את השטח הכולל שבב .

יתרונות:

1. יצירת שבבים קטנים יותר, אורך חוט מצטמצם.
2. עיכובי האותות מפחתיים.
3. שבבים נוספים על שטח קטן, כך עלות הייצור מופחתת.

חיבור הצ'יפ



שילוב בלוקים:

בשבבים אמתיים ישנם
סוגים שונים של בלוקים