

מחלקה להנדסת תוכנה

בדיקת מערכות ספרתיות ואימות תכנון

פרק 6

DRC

3.5

3.5

cādence™

Assura Physical Verification


SYNOPSYS®

Hercules™


**Mentor
Graphics®**

Calibre


מתודולוגית תכנון



Schematic Layout



Cadence Virtuoso Schematic Composer



magic layout editor

CMOS Mask Layers

- קביעת מיקום האובייקטים לפריסה

- צבע מציין שכבות

- פריסת אובייקטים:

 - מלבנים



 - פוליגונים

 - צורות שרירותיות

- סוגי הרשת

 - אבסולוטי (מיקרון)

 - מדורג (למבדה)



Symbolic Mask Layers

- **Key idea:**
 - Reduce layers to those that describe design
 - Generate physical layers as needed
- **Magic Layout Editor: "Abstract Layers"**
 - metal1 (blue) - 1st layer metal (equiv. to physical layer)
 - Poly (red) - polysilicon (equivalent to physical layer)
 - ndiff (green) - n diffusion (combination of active, nselect)
 - ntransistor (green/red crosshatch) - combined poly, ndiff
 - pdiff (brown) - p diffusion (combination of active, pselect)
 - ptransistor (brown/red crosshatch) - combined poly, pdiff
 - contacts: combine layers, cut mask

Magic

• רשת מדרגת עבור חוקי עיצוב מדרגים

➤ מרחק רשת: λ (למבדה)

➤ הערך תלוי בתהליך:

$$\lambda = 0.5 * \text{אורך טרנזיסטור מינימלי}$$

- Poly (red)
- N Diffusion (green)
- P Diffusion (brown)
- Metal (blue)
- Metal 2 (purple)
- Well (cross-hatching)
- Contacts (X)




- λ הוא הגודל של התכונה מינימלית
- ציון λ מאפשר החוקים מדורגים



Lambda Rules for TSMC .18u

- $\lambda = .09u$
- Cadence Virtuoso אינו עושה שימוש ביחידות של λ , אלא ביחידות של מיקרון




למה אנחנו צריכים חוקי העיצור?


- מסכות מיועדות לייצור
- לתהליכי הייצור יש מגבלות דיוק
- חוקי ייצור מגדירים הגיאומטריה של מסכות אשר מספקת יכולת סבירה
- חוקים ייצור נקבעים על ידי ניסיון

בעיות ייצור

- הצטמקות photoresist וקריעות (Photoresist shrinkage, tearing)
- וריאציות במיקום החומרים
- וריאציות בטמפרטורה
- וריאציות בעובי תחמוצת (oxide)
- זיהומים
- וריאציות בין מבילות (lots)
- וריאציות על פני פרוסות סיליקון




חומרים




Wiring and Contact Layout


LAYOUT




diffusion contact



polysilicon contact





via (metal 1-metal 2)




CROSS SECTION

בעיות חיווט


- דיפוזיה: שינויים ב-doping ← וריאציות התנגדות וקיבוליות
- פולי, מתכות: וריאציות רוחב וגובה ← וריאציות התנגדות, קיבוליות.
- קצרים ופתחים










בעיות תחמוצת (oxide)



- וריאציות גובה
- חוסר שטיחות ← שלבי כיסוי










בעיות Via

- ויה לא ניתן לחיתוך לאורך כל הדרך
- לוויה קטנה יש התנגדות רבה מדי
- ויה גדולה מדי עשויה לייצר קצרים




Design Rule Checking (DRC)

- למפעלי ייצור ישנם כללים עבור הפוליגונים
- DRC מחפש שגיאות:
 - רוחב
 - מרחב
 - קרפיף
 - חפיפה, ...
- ההפרות מסומנות לתיקון מאוחר יותר



CMOS process design rules



חוקי עיצור (דוגמא חלקית)

Table 3.2 MOSIS design rules

Layer	Rule	Description	SCMOS	SUBM	DEEP
Well	1.1	Width	10	12	12
	1.2	Spacing to well at different potential	9	18	18
	1.3	Spacing to well at same potential	6	6	6
Active (diffusion)	2.1	Width	3	3	3
	2.2	Spacing to active	3	3	3
	2.3	Source/drain surround by well	5	6	6
	2.4	Substrate/well contact surround by well	3	3	3
	2.5	Spacing to active of opposite type	4	4	4
Poly	3.1	Width	2	2	2
	3.2	Spacing to poly over field oxide	2	3	3
	3.2a	Spacing to poly over active	2	3	4
	3.3	Gate extension beyond active	2	2	2.5
	3.4	Active extension beyond poly	3	3	4
	3.5	Spacing of poly to active	1	1	1
Select	4.1	Spacing from substrate/well contact to gate	3	3	3
	4.2	Overlap of active	2	2	2
	4.3	Overlap of substrate/well contact	1	1	1.5
	4.4	Spacing to select	2	2	4
Contact (to poly or active)	5.1, 6.1	Width (exact)	2x2	2x2	2x2
	5.2b, 6.2b	Overlap by poly or active	1	1	1
	5.3, 6.3	Spacing to contact	2	3	4
	5.4, 6.4	Spacing to gate	2	2	2
	5.5b	Spacing of poly contact to other poly	4	5	5
	5.7b, 6.7b	Spacing to active/poly for multiple poly/active contacts	3	3	3
	6.8b	Spacing of active contact to poly contact	4	4	4
Metal1	7.1	Width	3	3	3
	7.2	Spacing to metal1	2	3	3
	7.3, 8.3	Overlap of contact or via	1	1	1
	7.4	Spacing to metal for lines wider than 10 λ	4	6	6

Table 3.2 MOSIS design rules (continued)

Layer	Rule	Description	SCMOS	SUBM	DEEP
Via1– Via(N-1)	8.1, 14.1, ...	Width (exact)	2x2	2x2	3x3
	8.2, 14.2, ...	Spacing to via on same layer	3	3	3
	8.4	Spacing to contacts (if no stacked vias)	2	2	n/a
	8.5	Spacing of via1 to poly or active edge	2	2	n/a
	14.4	Spacing of via2 to via1 (if no stacked vias)	2	2	n/a
Metal2– Metal(N-1)	9.1, ...	Width	3	3	3
	9.2, ...	Spacing to same layer metal	3	3	4
	9.3, ...	Overlap of via	1	1	1
	9.4, ...	Spacing to metal for lines wider than 10 λ	6	6	8
Metal3 (3-layer process)	15.1	Width	6	5	n/a
	15.2	Spacing to metal3	4	3	n/a
	15.3	Overlap of via2	2	2	n/a
	15.4	Spacing to metal for lines wider than 10 λ	8	6	n/a
Metal5 (5-layer process)	26.1	Width	n/a	4	4
	26.2	Spacing to metal5	n/a	4	4
	26.3	Overlap of via4	n/a	1	2
	26.4	Spacing to metal for lines wider than 10 λ	n/a	8	8
Metal6 (6-layer process)	30.1	Width	n/a	5	5
	30.2	Spacing to metal6	n/a	5	5
	30.3	Overlap of via5	n/a	1	2
	30.4	Spacing to metal for lines wider than 10 λ	n/a	10	10
Overglass Cut	10.1	Width of bond pad opening	60 μm		
	10.2	Width of probe pad opening	20 μm		
	10.3	Metal overlap of overglass cut	6 μm		
	10.4	Spacing of pad metal to unrelated metal	30 μm		
	10.5	Spacing of pad metal to active or poly	15 μm		

בודק חוקי ייצור

- תכנונים מורכבים תמיד סובלים משגיאות. ישנם מספר כלים ומתודולוגיות כדי לזהות ולתקן אותן
- המטרת בודק חוקי ייצור: לזהות הפרות חוק ייצור
- לעתים קרובות כלי נפרד
- אינטנסיבי במחשוב, במיוחד עבור צ'יפים גדולים

דוגמא: Calibre חוקי ייצור

```
layer nwell 3
layer pwell 2
layer active 1
layer nimplant 4
layer pimplant 5

...

well = nwell OR pwell
gate = poly AND active
implant = nimplant OR pimplant
fieldpoly = poly NOT active
vt = vtg OR vth
contactenc1 = active OR poly
contactenc = contactenc1 AND metal1

...

Well.1 {
@Nwell and Pwell must not overlap
AND nwell pwell
}

...
```

```
Poly.1 {
@Min width of poly = 0.05
INTERNAL poly < 0.05
}

Poly.2 {
@Min spacing of gate poly = 0.14
EXTERNAL gate < 0.14
}


...

Active.1 {
@Minimum width of active = 0.09
INTERNAL active < 0.09
}


Active.2 {
@Minimum spacing of active areas = 0.08
EXTERNAL active < 0.08
}

Active.3 {
@Minimum well enclosure of active = 0.055
ENCLOSURE active well < 0.055
} ...
```

בודק חוקי ייצור



בודק חוקי ייצור



חלון של בודק חוקי ייצור

DRC [X]

OK Cancel Defaults Apply Help

Checking Method ☒ flat ☐ hierarchical ☐ hier w/o optimization

Checking Limit ☒ full ☐ incremental ☐ by area

Coordinate Sel by Cursor

Switch Names Set Switches

Run-Specific Command File ☐

Inclusion Limit

Join Nets With Same Name ☐


Echo Commands ☒

Rules File


Rules Library ☒

Machine ☒ local ☐ remote Machine


אחרי ריצת בודק חוקי ייצור




אחרי ריצת בודק חוקי ייצור



חלון דיווח שגיאות של בודק חוקי ייצור



תיקון השגיאות



DRC Message Window




From *Virtuoso* menu

OK		Cancel	Defaults	Apply	Help
Checking Method	☒ flat ☐ hierarchical ☐ hier w/o optimization				
Checking Limit	☒ full ☐ incremental ☐ by area				
Coordinate				Sel by Cursor	
Switch Names				Set Switches	
Run-Specific Command File	☐				
Inclusion Limit	1000				
Join Nets With Same Name	☐				
Echo Commands	☐				
Rules File	divaDRC.rul				
Rules Library	☒ U_TechLib_ami06				
Machine	☒ local ☐ remote		Machine		

Runs of DRC


calibre -drc drc.cal



```
icfb - Log: /home6/s/sameers/CDS.log
File Tools Options Technology File Help 1
executing: drc(npnEmitterEdge npnEmitterContactEdge (enc < (lambda * 3.0)) errMesg)
executing: drc(pbaseEdge npnEmitterEdge (enc < (lambda * 2.0)) errMesg)
executing: drc(npnEmitterEdge npnBaseTapEdge (sep < (lambda * 4.0)) errMesg)
executing: drc(pbaseEdge npnBaseTapEdge (enc < (lambda * 2.0)) errMesg)
executing: drc(npnBaseTapEdge npnBaseContactEdge (enc < (lambda * 2.0)) errMesg)
executing: drc(nwellEdge pbaseEdge (enc < (lambda * 6.0)) errMesg)
executing: saveDerived(geomAndNot(pbase nwell) errMesg)
executing: drc(npnCollectorEdge pbaseEdge (sep < (lambda * 4.0)) errMesg)
executing: drc(npnCollectorEdge npnCollectorContactEdge (enc < (lambda * 2.0)) errMesg)
executing: drc(nwellEdge npnCollectorEdge (enc < (lambda * 3.0)) errMesg)
executing: saveDerived(geomAndNot(cactive nwell) errMesg)
executing: drc(nselectEdge npnCollectorEdge (enc < (lambda * 2.0)) errMesg)
executing: saveDerived(geomAndNot(cactive nselect) errMesg)
DRC started.....Wed Mar 29 13:27:39 2000
  completed ....Wed Mar 29 13:27:46 2000
  CPU TIME = 00:00:03  TOTAL TIME = 00:00:07
***** Summary of rule violation for cell "inverter layout" *****
Total errors found: 0

mouse L: showClickInfo()           M: mousePopUp()           R: ivHiDRC()
>
```

שגיאות DRC




שגיאות DRC

```
icfb - Log: /home6/s/sameers/CDS.log
File Tools Options Technology File Help 1
executing: saveDerived(geomAndNot(pbase nwell) errMesg)
executing: drc(npnCollectorEdge pbaseEdge (sep < (lambda * 4.0)) errMesg)
executing: drc(npnCollectorEdge npnCollectorContactEdge (enc < (lambda * 2.0)) errMesg)
executing: drc(nwellEdge npnCollectorEdge (enc < (lambda * 3.0)) errMesg)
executing: saveDerived(geomAndNot(cactive nwell) errMesg)
executing: drc(nselectEdge npnCollectorEdge (enc < (lambda * 2.0)) errMesg)
executing: saveDerived(geomAndNot(cactive nselect) errMesg)
DRC started.....Wed Mar 29 13:31:27 2000
  completed ....Wed Mar 29 13:31:32 2000
  CPU TIME = 00:00:03  TOTAL TIME = 00:00:05
***** Summary of rule violation for cell "inverter layout" *****
# errors  Violated Rules
      2  (SCMOS Rule 6.4) active contact to transistor gate spacing:...
      2  (SCMOS Rule 7.3) metall enclosure of contact: 0.80 um
      1  (SCMOS Rule 4.2) select overlap of active: 1.60 um
      1  (SCMOS Rule 7.2.a) metall spacing: 2.40 um
      2  (SCMOS Rule 2.3) source/drain active to well edge: 4.00 um
      8  Total errors found

I
mouse L: showClickInfo()           M: mousePopUp()           R: hiZoomAbsoluteScale(hiGetCurrentW
>
```


Minimum Size




Minimum Elements Distance




Overlapping Elements




Minimum Distance




Minimum Distance Or Overlap




Inside




Enclosure




Minimum Overlap




Overlap Distance




Layer Combination



No Holes



Minimum Notches



בדיקות של DRC runsets

- תקינות ושלמות של DRC runsets נבדקות באמצעות test cases הכוללים צורות המייצגות תנאיי הכשלון והצלחה לכל חוק של הטכנולוגיה.

- יצירה, התאמה ותחזוקה של מערכת שלמה של test cases הוא תהליך מסובך וצורך זמן רב.

בדיקות אוטומאטיות של DRC runsets

- חוקי ייצור פיזי לכל תהליך או טכנולוגיה ניתן לחלק לקבוצה סופית של קטגוריות בלתי-תלוייות: כזו רוחב, מרחק וכו '
- ניתן לבנות קבוצת תבניות עם פרמטרים עבור כל קטגוריה וכו '
- הפרמטרים של תבניות עשויים לכלול בפרט שכבות כימיות, ערכי חוקים ספציפיים, תנאים נוספים וכו '
- תבנית זו מאפשרת להגדיר אם הקבוצה מייצגת את המקרים שמתאים בתנאי הצלחה או כישלון.

הגדרת תבנית לבדיקה

Edit Instance Properties

OK Cancel Apply Next Previous Help

☐ Attribute ☐ Connectivity ☒ Parameter ☐ Property ☐ ROD ☐ Common

Title Width: good, plus grid

Grid 0.005

Good or Bad Case ☒ Good ☐ Bad

Deviation ☐ zero ☒ plus one grid ☐ other

Width 0.95

Length 1.9

Space 1.4

Main Layer WN

More Layer (not Main) NS

X Extension of the Layer to the Main Layer 0.2

Y Extension of the Layer to the Main Layer 0.3

More Layer (not Main) NS

X Extension of the Layer to the Main Layer 0.4

Y Extension of the Layer to the Main Layer 0.35

Set Extra Parameters ☐ No ☒ Yes

Put Intersection ☐ No ☒ Yes

Add Error Layer ☒ No ☐ Yes

Add Error Layer

Test cases

