




מחלקה להנדסת תוכנה

בדיקת מערכות ספרתיות ואימות תכנון

פרק 8

מחזור החיים של שבבים

מגמות התעשיית VLSI



Large
Centralized
Expensive





Small / Portable
Distributed
Inexpensive

מגמות התעשיית VLSI



High performance
Low power dissipation
Wireless capability
etc...




More portable, wearable, and more powerful devices
for ubiquitous and pervasive computing...


מפת הדרכים התעשייתית VLSI

YEAR	2002	2005	2008	2011	2014
TECHNOLOGY	130 nm	100 nm	70 nm	50 nm	35 nm
CHIP SIZE	400 mm ²	600 mm ²	750 mm ²	800 mm ²	900 mm ²
NUMBER OF TRANSISTORS (LOGIC)	400 M	1 Billion	3 Billion	6 Billion	16 Billion
DRAM CAPACITY	2 Gbits	10 Gbits	25 Gbits	70 Gbits	200 Gbits
MAXIMUM CLOCK FREQUENCY	1.6 GHz	2.0 GHz	2.5 GHz	3.0 GHz	3.5 GHz
MINIMUM SUPPLY VOLTAGE	1.5 V	1.2 V	0.9 V	0.6 V	0.6 V
MAXIMUM POWER DISSIPATION	130 W	160 W	170 W	175 W	180 W
MAXIMUM NUMBER OF I/O PINS	2500	4000	4500	5500	6000

מוצרים בעלי מחזור חיים קצר יותר!




מוצרים בעלי מחזור חיים קצר יותר!




מוצרים בעלי מחזור חיים קצר יותר!

Better strategy





אימות ומחזור חיים VLSI




Re-use $\Rightarrow$ incremental verification

Regular array of processors with
local memory on chip




Asynchronous communication network
(network-on-chip) to establish signal
transmission between blocks

The Y-Chart



Design Flow




עקרונות תכנון מובנה

- **היררכיה:** “Divide and conquer” -- הטכניקה שכוללת חלוקת המודול לתוך תת-מודולים ואזי חזור על הפעולה זו על תת-מודולים עד שהמורכבות של החלקים הקטנים הופכת להיות ניתנת לניהול.
- **מודולריות:** בלוקים פונקציונליים שונים אשר מהווים את המערכת חייבים להיות מוגדרים היטב מבחינת פונקציונאליות וממשקים.

עקרונות תכנון מובנה (המשך)

- **סדירות:** הפירוק ההיררכי של מערכת גדולה צריכה לגרום לא רק לבלוקים פשוטים, אבל גם דומים, ככל האפשר. סדירות בדרך כלל מפחיתה את מספר המודולים השונים, כי צריכים להיות מתוכננים **מאומתים**, בכל רמות ההפשטה.
- **מקומיות:** פרטים פנימיים משארים ברמה המקומית. הרעיון של מקומיות מבטיח גם קשרים בין מודולים השכנים בעיקר.

אימות סיליקון: מחסום לכניסה לשוק



עלות שגיאות בשבבים

- הדרישות של רוב שבבים אינם מאפשרים טעויות בתכנון / ייצור
- עלות באגי מוצר שנמצא לאחר שהמוצר נשלח לצרכן גודל אקספוננציאלית.
- הבאג הידוע של אינטל פנטיום שנמצא בשנת 1993 עלה \$ 475,000,000 .

1:10:100 חוק

- The **cost to fix a defect increases exponentially** the later in the development lifecycle that it is identified.
- A defect caught in requirements phase costs a factor of 1 (1x) to fix.
- A defect caught in construction costs 10 times as much as in requirements.
- A defect caught in production costs up to 100 times as much as in requirements.




מחזור חיים של המוצר

Product life-cycle (value chain)

The test of an IC can occur in different stages:

- at the wafer level
(*probing the wafer*)
- after packaging
- after insertion in a board
- as part of a system
- as part of a system operating in the field



גרסאות של תכנון

