

מעבדה בתכנון ספרתי מתקדם

הכנה 3

מגישים:


אלעד אסבג – 318530482

יוסי ברים- 315512848

D1-1:

Entity- signal name	Direction
Clock	In
Reset	in
TestMode	in
Seconds_Out[0:5]	out
Minutes_Out[0:5]	out
Hours_Out[0:4]	out

D1-2:



D1-3:

Internal signal name
TC_TIMEBASE
Q[0:26]
Q_SECONDS[0:5]
Q_MINUTES[0:5]
Q_HOURS[0:4]

D1-4:

Type	From	To
Input to Output	-	-
Input to FF	CLOCK	TIMEBASE
		SECONDS
		MINUTES
		HOURS
	RESET	TIMEBASE
		SECONDS
		MINUTES
		HOURS
	TEST_MODE	TIMEBASE
	FF to FF	TIMEBASE
		SECONDS
		MINUTES
FF to Output	SECONDS	SECONDS_OUT
	MINUTES	MINUTES_OUT
	HOURS	HOURS_OUT

D1-5

```

7  library IEEE;
8  use IEEE.STD_LOGIC_1164.All;
9  use IEEE.STD_LOGIC_UNSIGNED.ALL;
10
11  entity REAL_CLK is
12  port(
13      CLK : in std_logic;
14      RESET : in std_logic;
15      TestMode : in std_logic;
16      Seconds_Out: out std_logic_VECTOR[5 downto 0];
17      Minutes_Out: out std_logic_VECTOR[5 downto 0];
18      Hours_Out: out std_logic_VECTOR[4 downto 0]
19  );
20
21  end REAL_CLK;
22
23
24  architecture ARC_REAL_CLK of REAL_CLK is
25      signal Q_Seconds : std_logic_VECTOR(5 downto 0);
26      signal Q_Minutes : std_logic_VECTOR(5 downto 0);
27      signal Q_Hours : std_logic_VECTOR(4 downto 0);
28      signal Q : std_logic_VECTOR(26 downto 0);
29      signal TC_TimeBase : std_logic;
30  begin
31
32      -----tc time base and mux for test mode
33      process
34      begin
35          wait until rising_edge(CLK);
36          if (RESET = '1') then
37              Q <= (others => '0');
38              TC_TimeBase <= '0';
39          else if (TestMode = '1') then
40              if (Q < 9) then
41                  Q <= Q + 1;
42                  TC_TimeBase <= '0';
43              else
44                  Q <= (others => '0');
45                  TC_TimeBase <= '1';
46              end if;
47          else if (TestMode = '0') then
48              if (Q < 99999999) then
49                  Q <= Q + 1;
50                  TC_TimeBase <= '0';
51              else
52                  Q <= (others => '0');
53                  TC_TimeBase <= '1';
54              end if;
55          end if;
56      end process;
57

```

```

61 ----- time counting up to seconds
62 process
63 begin
64     wait until rising_edge(CLK);
65     if (RESET = '1') then
66         Q_Seconds <= (others => '0');
67     else
68         if (TC_TimeBase = '1') then
69             if (Q_Seconds < 59) then
70                 Q_Seconds <= Q_Seconds + 1;
71             else
72                 Q_Seconds <= (others => '0');
73             end if;
74         end if;
75     end if;
76 end process;
77 Seconds_Out <= Q_Seconds;
78
79
80
81
82 ----- time counting up to minutes
83 process
84 begin
85     wait until rising_edge(CLK);
86     if (RESET = '1') then
87         Q_Minutes <= (others => '0');
88     else
89         if ((TC_TimeBase = '1') and (Q_Seconds = 59)) then
90             if (Q_Minutes < 59) then
91                 Q_Minutes <= Q_Minutes + 1;
92             else
93                 Q_Minutes <= (others => '0');
94             end if;
95         end if;
96     end if;
97 end process;
98 Minutes_Out <= Q_Minutes;
99
100
101
102 ----- time counting up to hours
103 process
104 begin
105     wait until rising_edge(CLK);
106     if (RESET = '1') then
107         Q_HOURS <= (others => '0');
108     else
109         if ((TC_TimeBase = '1') and (Q_Minutes = 59) and (Q_Seconds = 59)) then
110             if (Q_HOURS < 23) then
111                 Q_HOURS <= Q_HOURS + 1;
112             else
113                 Q_HOURS <= (others => '0');
114             end if;
115         end if;
116     end if;
117 end process;
118 Hours_Out <= Q_Hours;
119
120
121 end ARC_REAL_CLK;
122
123
124
125

```

D2-1

ATP

אנו רוצים לוודא שהשעון מוציא ערכים התואמים לשעון דיגיטלי.
לכן נבדוק את האפשרויות הנ"ל:

נבחר

TEST MODE =1

כדי שנוכל להריץ את הסימולציה בצורה תקינה.
זמן מחזור של השעון יהיה 10 ננו שניות. (תדר 100 מגה הרץ)

RESET:

יפעל 13 ננו שניות ואז התאפס.

נריץ קצת יותר מ24 מחזורים כדי לראות את כל האפשרויות
כמובן במצב הראשון של הבדיקה.

D2-2: Test bench

```
11 entity TB_REAL_CLK is
12
13 end TB_REAL_CLK;
14
15 architecture TB_ART_CLK of TB_REAL_CLK is
16 component REAL_CLK
17 port(
18     CLK      : in std_logic;
19     RESET    : in std_logic;
20     TestMode  : in std_logic;
21     Seconds_Out : out std_logic_VECTOR(5 downto 0);
22     Minutes_Out : out std_logic_VECTOR(5 downto 0);
23     Hours_Out  : out std_logic_VECTOR(4 downto 0)
24 );
25 end component;
26
27 signal TB_CLK      : std_logic = '0' ;
28 signal TB_RESET    : std_logic;
29 signal TB_TestMode  : std_logic;
30 signal TB_Seconds_Out : std_logic_VECTOR(5 downto 0);
31 signal TB_Minutes_Out : std_logic_VECTOR(5 downto 0);
32 signal TB_Hours_Out  : std_logic_VECTOR(4 downto 0);
33
34
35 begin
36
37     DUT : REAL_CLK
38
39 PORT map(
40     CLK      => TB_CLK,
41     RESET    => TB_RESET,
42     TestMode  => TB_TestMode,
43     Seconds_Out => TB_Seconds_Out,
44     Minutes_Out => TB_Minutes_Out,
45     Hours_Out  => TB_Hours_Out
46 );
47
48
49 TB_RESET <= '1',
50         '0' after 13 ns;
51 TB_TestMode <= '1';
52
53
54
55 process
56 begin
57     wait for 5 ns;
58     TB_CLK <= not(TB_CLK);
59 end process;
60 -- בשביל שהקלט יפלט כל שניה
61
62
63 end TB_ART_CLK;
```

D3-1: XDC

```
2 #####
3 # create clock #
4 #####
5
6 # Precision Generated
7 create_clock [get_ports {CLK}] -name {CLK} -period 10 -waveform {0 5}
8 create_clock -name {VirtualClock} -period 10 -waveform {0 5}
9
10 #####
11 # set input delay #
12 #####
13
14 # Precision Generated
15 set_input_delay 0 -clock [get_clocks {VirtualClock}] -add_delay [get_ports {DATA* LOAD RESET}]
16
17 #####
18 # set output delay #
19 #####
20
21 # Precision Generated
22 set_output_delay 0 -clock [get_clocks {VirtualClock}] -add_delay [get_ports {TC}]
23 #####
24 # Pin Locations and Voltages #
25 #####
26 set_property -dict { PACKAGE_PIN W5 IOSTANDARD LVCMOS33 } [get_ports { CLK }];
27 set_property -dict { PACKAGE_PIN U18 IOSTANDARD LVCMOS33 } [get_ports { RESET }];
28 set_property -dict { PACKAGE_PIN T17 IOSTANDARD LVCMOS33 } [get_ports { TestMode }];
29
30 set_property -dict { PACKAGE_PIN J1 IOSTANDARD LVCMOS33 } [get_ports { Seconds_Out[0] }];
31 set_property -dict { PACKAGE_PIN L2 IOSTANDARD LVCMOS33 } [get_ports { Seconds_Out[1] }];
32 set_property -dict { PACKAGE_PIN J2 IOSTANDARD LVCMOS33 } [get_ports { Seconds_Out[2] }];
33 set_property -dict { PACKAGE_PIN G2 IOSTANDARD LVCMOS33 } [get_ports { Seconds_Out[3] }];
34 set_property -dict { PACKAGE_PIN H1 IOSTANDARD LVCMOS33 } [get_ports { Seconds_Out[4] }];
35 set_property -dict { PACKAGE_PIN K2 IOSTANDARD LVCMOS33 } [get_ports { Seconds_Out[5] }];
36
37 set_property -dict { PACKAGE_PIN A14 IOSTANDARD LVCMOS33 } [get_ports { Minutes_Out[0] }];
38 set_property -dict { PACKAGE_PIN A16 IOSTANDARD LVCMOS33 } [get_ports { Minutes_Out[1] }];
39 set_property -dict { PACKAGE_PIN B15 IOSTANDARD LVCMOS33 } [get_ports { Minutes_Out[2] }];
40 set_property -dict { PACKAGE_PIN B16 IOSTANDARD LVCMOS33 } [get_ports { Minutes_Out[3] }];
41 set_property -dict { PACKAGE_PIN A15 IOSTANDARD LVCMOS33 } [get_ports { Minutes_Out[4] }];
42 set_property -dict { PACKAGE_PIN A17 IOSTANDARD LVCMOS33 } [get_ports { Minutes_Out[5] }];
43
44 set_property -dict { PACKAGE_PIN K17 IOSTANDARD LVCMOS33 } [get_ports { Hours_Out [0] }];
45 set_property -dict { PACKAGE_PIN M18 IOSTANDARD LVCMOS33 } [get_ports { Hours_Out [1] }];
46 set_property -dict { PACKAGE_PIN N17 IOSTANDARD LVCMOS33 } [get_ports { Hours_Out [2] }];
47 set_property -dict { PACKAGE_PIN P18 IOSTANDARD LVCMOS33 } [get_ports { Hours_Out [3] }];
48 set_property -dict { PACKAGE_PIN L17 IOSTANDARD LVCMOS33 } [get_ports { Hours_Out [4] }];
49
50
51 #####
52 # Configuration Settings #
53 #####
54 set_property CFGSVS VCCO [current_design]
55 set_property CONFIG_VOLTAGE 3.3 [current_design]
```

D4:

(1)

לפי מעבדה 4 בקורס הקודם יצא לנו במחשב שלנו שכל שניית סימולציה לוקחת 12 שניות אמיתיות ולכן 24 שעות של סימולציה יקחו 12×24 שעות אמיתיות שזה 288 שעות אמיתיות ולכן אנו משתמשים ב

Test Mode

(2)

Force

משמש לכפיית ערך ידנית על סיגנל .

PTB

קובע את רזולוציית הזמן בסימולציה

בנוסף

Force

משפיע על סיגנלים ספציפיים

PTB

משפיע על כל הסימולציה, ומאזן בין דיוק ומהירות.

(3)

(i)

force :

יש פחות כניסות ויציאות רק 3. שעון, מאפס ויציאה

PTB:

נדרש עוד הרבה כניסות של מידע וטעינה

SHCTB:

נדרש פחות כניסות ויציאות כי הערכים של המידע כבר מוגדרים בקוד.

(ii)

force :

לא ניתן לסינטזה בכלל

PTB:

יהיה יותר מסורבל משום שיש הרבה כניסות ויציאה

SHCTB

יהיה יותר קל לצרוב על הסיליקון כי אין הרבה כניסות

(iii)

Force

הוא הכי ידידותי ל כי הוא נוח לתפעול ואתה יכול להפעיל על מצבים ספציפים וזה חסכוני מבחינה
חישובית. אבל הוא פחות מדוייק מהשאר

PTB

הוא מאפשר שליטה יותר רחבה וטובה על הסימולציה אבל מאוד כבד ולוקח הרבה זמן.

SHCTB

דורש תכנון מראש אבל מדוייק מהראשון ויותר מהיר מהשני.