

.1

Timing diagram for the 'Map' component. The signals shown are:

- /B_0nt/BCLK**: Periodic clock signal.
- /B_0nt/RSTSET**: Reset signal, active low, shown as a pulse at the start.
- /B_0nt/IO**: I/O data signal, shown as a horizontal line.
- /B_0nt/IOTC**: I/O data signal, shown as a horizontal line.

The time axis is marked from 0000 to 0009. The signals are plotted against a time axis with markers from 0000 to 0009. The /B_0nt/BCLK signal is a periodic square wave. The /B_0nt/RSTSET signal is a single pulse at the beginning. The /B_0nt/IO and /B_0nt/IOTC signals are shown as horizontal lines at the bottom.

[illegible]

The screenshot displays a logic analyzer interface with a memory dump. The top trace shows a clock signal. Below it, a data trace shows a sequence of hexadecimal values: X 0, 1, 2, 3, 4, 5, 6, 7, 8, 9, A, B, C, D, E, F, 0, 1, 2, 3, 4, 5, 6, 7, 8, 9, A, B, C, D, E, F, 0, 1, 2, 3, 4, 5, 6, 7, 8, 9, A, B, C, D, E, F. The bottom trace shows a memory address starting at 10000000 ps and ending at 10000000 ps. The cursor is at 10286151 ps.


```

1 onerror {resume}
2 quietly WaveActivateNextPane {} 0
3 add wave -noupdate /tb_cntr/tbCLK
4 add wave -noupdate /tb_cntr/tbRESET
5 add wave -noupdate -radix hexadecimal -expand /tb_cntr/tbQ
6 add wave -noupdate /tb_cntr/tbTC
7 TreeUpdate [SetDefaultTree]
8 WaveRestoreCursors {{Cursor 1} {8151935 ps} 0}
9 quietly wave cursor active 1
10 configure wave -namecolwidth 150
11 configure wave -valuecolwidth 100
12 configure wave -justifyvalue left
13 configure wave -signalnamewidth 0
14 configure wave -snapdistance 10
15 configure wave -datasetprefix 0
16 configure wave -rowmargin 4
17 configure wave -childrowmargin 2
18 configure wave -gridoffset 0
19 configure wave -gridperiod 1
20 configure wave -griddelta 40
21 configure wave -timeline 0
22 configure wave -timelineunits ps
23 update
24 WaveRestoreZoom {0 ps} {504684 ps}

```

4. כן, יש אות האינר נראה יותר – tbTC.

5. E



6. ההפרש בין התוצאות יצא לנו 12 שניות אמיתיות. **מסקנה:** ל ModelSim-לוקח 12 שניות במציאות לסמלך שנייה של זמן סימולציה.

$$\frac{12}{1.965 * 10^{-7}} = N = 61$$

$$\frac{1}{1.965 * 10^{-7}} = f = 5.09 \text{ MHz}$$

הזמן מחזור האמיתי הוא 12 שניות כמו שיצא לנו בסימולציה.

7.

(1) קובץ- cntr:

CNRT מגדירה את היציאות והכניסות

Architecture : יש 3 רגיסטרים P1, P2, P3

P1 זה התהליך שהוא מונה בסדר עולה ה0000 עד 1111 כאשר הRESET=1 אז המונה מתאפס והוא אנסינכרוני

P2 יש את ה tc שהוא מופעל כאשר המונה הגיע לסף שלו. והמונה מתאפס בחזרה

P3 זה ההפלט של המונה.

tb_cntr.vhd

מגדירה בדיקות עבור המונה. היא יוצרת אותות דגימה (tbCLK, tbRESET) ושינויים באותות אלה לבדיקה.

(2) תהליך L2 הופך את השעון כל 100ns, ולכן תדירות השעון היא

$$\frac{1}{200 * 10^{-9}} = f = 5MHz$$

(3) מ 0 עד 15 משום שזה מונה בעל 4 ביטים

(4) "free running" -מונה שפועל ברציפות ללא התערבות.

"stuck at" - מונה שמפסיק לספור או נשאר על ערך מסוים.

"up counter" - מונה שמוסיף לערכו בכל מחזור שעון

"down counter" -מונה שמחסיר מערכו בכל מחזור שעון

(5) ה Reset-הוא סינכרוני, מכיוון שהוא מבוצע כחלק מתהליך עם השעון. סוג זה משולב בעיצוב מונה סינכרוני לקבלת תוצאות מדויקות עם השעון. זה active high מכיוון שאם הוא היה נמוך אז הוא היה פעיל ב0

(6) המונה סופר מ-0 עד 15 ומאתחל לאפס כאשר מתקבל אות RESET. הוא מוציא אות TC כאשר מגיע לערך המקסימלי

(7) ATP :

```
1 STIMULUS: process
2 begin
3   RESET <= '1';
4   wait for 20 ns;
5   assert (Q = "0000" and TC = '0') report "Reset failed!" severity error;
6
7   RESET <= '0';
8   wait for 160 ns;
9   assert (Q = "1000") report "Counting failed!" severity error;
10
11  wait for 100 ns;
12  assert (Q = "1111" and TC = '1') report "Terminal Count failed!" severity error;
13
14  wait for 20 ns;
15  assert (Q = "0000" and TC = '0') report "Wraparound failed!" severity error;
16
17  wait;
18 end process;
```

אלעד אסבג- 318530482

יוסי ברים - 315512848 צוות 1