



החוג להנדסת אלקטרוניקה

סילבוס קורס אקדמי

נכון ל: תשפ"ה

מספר הקורס: 130323

שם הקורס: תכנון ספרתי מתקדם

שם המרצה: אורי שטרו

נ"ז: 2.5

מעבדה: 1 ש"ש

היקף הקורס: שיעור: 2 ש"ש - תרגיל: -

מטרת הקורס:

לאחר סיום הקורס יוכל הסטודנט:

- לפרט את השלבים המחייבים בתהליך התכנון הספרתי ולנקוב בשמות הכלים שבהם נעשה שימוש במהלך הקורס
- לתכנן מעגל ספרתי תוך שימוש בשפת VHDL
- לכתוב מערך בדיקה (Test Bench) תוך שימוש בשפת VHDL
- להשתמש בכלי סימולציה, סינטזה, ו-Place & Route למימוש התכנון ולבדיקתו, תוך מעקב והתבססות על דוחות המופקים על ידי הכלים
- לבחור רכיבי CPLD, FPGA או ASIC תוך שימוש בקריטריונים רלוונטיים לתכנון הנתון
- לאתר ולנתח בעיות זמנים ושטח בתכנון ספרתי
- לתאר לפרטים מבנה תא לוגי, לתכנן ברמת הטרנזיסטור ולחשב מאפייני מתח וזרם רלוונטיים לרכיב ולתכנון נתון.

תוכנית הקורס:

1. שלבי תכנון מחייבים בתהליך התכנון הספרתי (HDL Design Flow) המקובל בתעשייה. מושגים ודרישות: ATP, Spec, סימולציית Source, סינטזה, Place & Route, וסימולציית Level Gate.
2. VHDL: תיאור יישות (Entity) ותיאור ארכיטקטורה (Architecture).
3. סימולציית VHDL Source: לימוד ותרגול בהפעלת סימולטור VHDL, פעולות בסיסיות בסימולטור ושימוש ב-VHDL Test Bench.
4. VHDL Process: עקרון ושימוש.
5. הצהרות VHDL שאינן נמצאות בתוך process. עקרון ושימוש.
6. סינטזת VHDL: תיאור RTL וסגנון כתיבה מחייב.
7. הנחיות לתיאור לוגיקה קומבינטורית ב-VHDL. טיפוסי משתנים לסימולציה וסינטזה. שימוש בפונקציות המרה.
8. הפעלת כלי הסינטזה: לימוד ותרגול בהפעלת כלי לסינטזת VHDL. הפעלת אילוצי זמנים ושטח, ניתוח תוצאות הסינטזה וניתוח דוחות המופקים על ידי הכלי.
9. מסלולי זמנים \ מסלולים קריטיים. מגבלות Setup ו-Hold. מעגלי סינכרון (Synchronizers).
10. טכנולוגיית CMOS: מבנה הטרנזיסטור ומימוש שער לוגי.
11. מאפייני DC לשערים לוגיים בטכנולוגיית CMOS.
12. מימוש תכנונים לוגיים כיום: טכנולוגיות רכיבי ASIC, FPGA ו-CPLD.
13. מימוש תכנון על הסיליקון לאחר סינטזה: לימוד ותרגול של הפעלת כלי Place & Route לטכנולוגיית FPGA של חברת Xilinx, ניתוח תוצאות המימוש וניתוח דוחות המופקים על ידי הכלי.
14. סימולציה ברמת השער הלוגי (Gate Level Simulation): סימולציות Post Synthesis ו-Post Place & Route.





מדדים להערכה:

תרגילים\מעבדות ("מטלות")	20%
בוחן	10%
מבחן מסכם	70%

1. סטודנט יכול לבחור שלא להגיש 3 הגשות מהמטלות אך אי הגשה החורגת מכמות זו משמעותה ציון 0 (אפס) על המטלה שלא הוגשה
2. למען הסר ספק, מטלה המורכבת מכמה הגשות (כגון הגשת עבודת הכנה והגשת דו"ח מסכם, וכגון מטלה בה מוגשים מספר חלקים בהגשות נפרדות) – על הגשות אלו יינתן ציון בנפרד והן נספרות בנפרד לעניין חובת ההגשה
3. במהלך הקורס עשוי המרצה להגדיר מטלות מסוימות כמטלות חובה (מטלות החובה אינן חלק מאותן מטלות שסטודנט יכול לבחור שלא להגיש). הגשת כל מטלות החובה היא תנאי להשתתפות הסטודנט במבחן המסכם.
4. הזכות לגשת ליותר ממועד אחד של המבחן המסכם שמורה אך ורק לסטודנטים שבנוסף לאמור לעיל הגישו לפחות 2/3 (שני שלישים) מהמטלות.
5. נוכחות במפגשי הקורס תזכה את הסטודנט בבנוס בתוך מרכיב הבוחן.
6. לפי התקנון, על הסטודנט להשיג ציון של לפחות 55 במבחן המסכם כתנאי לשקלול שאר מרכיבי הציון (מרכיב ציון התרגילים\מעבדות).

קורסי קדם:

- לוגיקה ומערכות ספרתיות 130300
- אלקטרוניקה כללית 130211
- סיום בהצלחה של קורס בשפת תכנות כלשהי
- ידע באנגלית (מוכח באמצעות קורס או מבחן פטור)

ביבליוגרפיה:

חומר רשות:

1. John F. Wakerly, Digital Design: Principles and Practices, Prentice Hall; 5th edition (August 2018)
2. Douglas Perry, VHDL, Programming by Example, McGraw-Hill Professional; 4th edition (May 2002)
3. Douglas Perry, VHDL, Third Edition, McGraw-Hill Professional; 3rd edition (May 1998)
4. Peter J. Ashenden, The Designer's Guide to VHDL, Morgan Kaufmann Publishers; 3rd edition (May 2008)
5. Peter J. Ashenden, The Student's Guide to VHDL, Morgan Kaufmann Publishers; 2nd edition (June 2008)

