

תרגיל הכנה 5

(A)

- יש 2 כניסות – CLK, RESET
2 יציאות – Q, TC כאשר Q זה ווקטור בעל 4 איברים.
סכ"ה 4 חיבורים.

```
port
(
  CLK:    in  std_logic;
  RESET:  in  std_logic;
  Q:      out std_logic_vector(3 downto 0);
  TC:     out std_logic
);
end CNTR;
```

- בקטע ה architecture-רואים שימוש ב process-תלוי שעון (CLK) שזה אומר שמדובר על דלגלג.

```
P1: process
begin
  wait until rising_edge(CLK);
```

- כל ביט הוא דלגלג לכן יש לנו 4 דלגלגים.

```
Q:      out std_logic_vector(3 downto 0);
```

- אות TC מבוסס על ערך הלוגי של Q, ולכן נוצר באמצעות לוגיקה קומבינטורית.

```
P2: TC <= '1' when (Q_I = "1111") else
         '0';
```

```
1  library IEEE;
2      use IEEE.std_logic_1164.all;
3      use IEEE.std_logic_unsigned.all;
4
5  entity CNTR is
6  port
7  (
8      CLK:    in  std_logic;
9      RESET:  in  std_logic;
10     Q:       out std_logic_vector(63 downto 0);
11     TC:      out std_logic
12 );
13 end CNTR;
14
15 architecture CNTR_ARC of CNTR is
16     signal Q_I: std_logic_vector(63 downto 0);
17 begin
18
19     P1: process
20     begin
21         wait until rising_edge(CLK);
22         if (RESET = '1') then
23             Q_I <= "0000";
24         else
25             Q_I <= Q_I + 1;
26         end if;
27     end process;
28
29     P2: TC <= '1' when (Q_I = "1111") else
30         '0';
31
32     P3: Q <= Q_I;
33
34 end CNTR_ARC;
```