



החוג להנדסת חשמל ואלקטרוניקה

סילבוס קורס אקדמי

נכון ל: תשפ"ו

שם הקורס: אלגוריתמים בקריפטוגרפיה ומימוש ב-Verilog מספר הקורס: 130330

שם המרצה: אורי שטרו

היקף הקורס: שיעור: 3 ש"ש - תרגיל: 1 ש"ש מעבדה: 1 ש"ש נ"ז: 3.5

מטרת הקורס:

הקריפטוגרפיה והקריפטולוגיה היא מדע העוסק באבטחת מידע. תחום אבטחת המידע עוסק באתגרים רבים ושונים בהגנה על מידע, הכוללים: הסתרת מידע (הצפנה), שלמות מידע, זיהוי, הרשאות גישה, שיתוף סודות, מניעת הכחשה ועוד. מנגנונים קריפטוגרפיים נדרשים במגוון רחב של מערכות ומוצרים בכל תחומי הטכנולוגיה.

קורס זה מיועד לתת מושגי יסוד וחומר רקע בקריפטוגרפיה לסטודנטים בחוג להנדסת חשמל ואלקטרוניקה, לצורך מימוש בחומרה של מנגנונים קריפטוגרפיים שונים.

קורס זה מתמקד במימוש החומרה של מנגנונים קריפטוגרפיים אלו בשפת Verilog. בקורס יילמדו עקרונות ויסודות שפת Verilog, הנדרשים לצורך מימוש החומרה באופן זה.

תוכנית הקורס:

עקרונות ויסודות שפת Verilog

- השוואה בין Verilog לבין VHDL
- עקרונות ודוגמאות טיפוסיות לשימוש בשפת Verilog
- Module והגדרות Interface
- Continuous Statements
- מבנים מסוג initial ו-always
- מושג ה-wire וה-reg
- תיאור זמני השהיה בשפת Verilog, מושג ה-timescale
- יכולותיו של Testbench ב-Verilog: \$display ו-\$monitor
- לוגיקה קומבינטורית: אופרטורים ופעולות לוגיות, מבנים מסוג if/else ו-case ומבנים מסוג conditional assignment
- רגיסטרים: מושג ומשמעות ה-Blocking Assignments מול Non-Blocking Assignments
- חוזק סיגנלים (signal strength), מימוש, תיאור וסימולציה של מעגלי לוגיקת מצב שלישי (High-Z/Tri-State)
- מכונות מצבים (Finite State Machines) בשפת Verilog
- תכנון הירארכי בשפת Verilog, תיאור הירארכי ושמות הירארכיים
- זיכרון ומערכים רב-מימדיים
- נושאים נבחרים נוספים (ככל שישאר זמן)





מושגי יסוד בקריפטוגרפיה ומימוש בחומרה

- "דמויות הסבר" בקריפטוגרפיה (A ו-B - Alice ו-Bob)
- פונקציות הפיכות: XOR, Permutation ו-SBOX
- הצפנת one time pad, מושג ה-Stream Cipher
- פונקציות shift ו-rotate: barrel shifter ו-shift register
- מושגים והגדרות – Stream cipher ו-Block Cipher
- רשת פיסטל (Feistel Network)
- רשת SP
- Modes of operation
- מושג ומנגנון "Key schedule"
- טיפול בבלוק לא מלא
- מושגי HMAC, HASH, CBC-MAC ו-HMAC
- הצפנה אסימטרית, אלגוריתם RSA
- פולינומים
- אלגוריתמים סטנדרטיים: SHA3, AES, MD5, DES
- נושאים נבחרים נוספים (ככל שישאר זמן)

מדדים להערכה:

תרגילים\מעבדות ("מטלות")	20%	
בוחר	10%	
1. מרכיב ציון זה כולל בוחר, או מטלה מיוחדת בעלת היקף רחב לפי שיקול דעת של צוות הקורס		
2. נוכחות במפגשי הקורס תזכה את הסטודנט בבנוס, בתוך מרכיב ציון זה		
מבחן מסכם	70%	

- לפי התקנון, על הסטודנט להשיג ציון של לפחות 55 במבחן המסכם כתנאי לשקלול שאר מרכיבי הציון (מרכיב ציון התרגילים\מעבדות)
- חלק ממטלות הקורס הן משימות קבוצתיות, באותן משימות תידרש נוכחות חובה לצורך ביצוען בכתה במסגרת קבוצתית (הודעה על אותן משימות תינתן מראש). משקל המטלות הקבוצתיות הוא מחצית ממשקל התרגילים.

קורסי קדם:

- לוגיקה ומערכות ספרתיות – 130300
- תכנון ספרתי מתקדם – 130323
- מעבדה בתכנון ספרתי ממוחשב – 130329
- סיום בהצלחה של קורס בשפת תכנות כלשהי
- ידע באנגלית (מוכח באמצעות קורס או מבחן פטור)





ביבליוגרפיה:

א. הצפנה : חומר עזר בנושא הצפנה שיחולק על ידי המרצה במסגרת הקורס

ב. Verilog (חומר רשות) :

1. Samir Palnitkar, Verilog HDL (2nd Edition), Prentice Hall, 2nd edition; (March 2003)
2. Blaine Readler, Verilog by Example: A Concise Introduction for FPGA Design, Full Arc Press; (April 2011)
3. J. Bhasker, A Verilog HDL Primer, Star Galaxy Publishing, 3rd Edition; (January 2005)
4. John F. Wakerly, Digital Design: Principles and Practices, Prentice Hall, 4th edition; (July 2005)

