

Contents


1	전자회로	3
1.1	2025 경북대 5번	16
1.1.1	Solution for (1)	17
1.1.2	Solution for (2)	19
1.2	2024 경북대 5번	21
1.2.1	Solution for (1)	22
1.2.2	Solution for (2)	24
1.3	2023 경북대 5-1번	25
1.4	2023 경북대 5-2번	26
1.5	2022 경북대 5번	27
1.6	2021 경북대 5번	28
1.7	2020 경북대 5번	29

Chapter 1


전자회로

이론 정리 1. MOSFET operating principle

Small signal Models of MOSFET



Hybrid- π model



T models

이론 정리 2. A common-source (CS) MOSFET amplifier

2.1. CS amplifier : Basic configuration




Figure 7.35 (a) Common-source amplifier fed with a signal v_{sig} from a generator with a resistance R_{sig} . The bias circuit is omitted. (b) The common-source amplifier with the MOSFET replaced with its hybrid- π model.

- Figure 7.35는 MOSFET의 소신호 등가회로인 hybrid π 모델을 활용하여 CS 증폭기 등가회로를 구한 것이다. 입력단(MOSFET의 gate 단자)에서는

$$v_o = -(g_m v_{gs}) R_D = -g_m R_D v_{in}$$

이 성립하고, open된 출력단(MOSFET의 drain 단자)으로부터 소신호이득을 구하면

$$\begin{aligned} v_o &= -(g_m v_{gs}) R_D = -g_m R_D v_{in} \\ \therefore A_{vo} &= \frac{v_o}{v_{in}} = -g_m R_D \quad (\text{open-circuit/no-load gain}) \end{aligned}$$

2. 만약 부하저항 R_L 이 연결된다면 R_D 와 병렬로 연결되므로 위의 무부하 소신호이득 표현에서 R_D 를 $(R_D \parallel R_L)$ 로 교체하면 쉽게 얻을 수 있다.

$$A_{vo} = -g_m R_D \Rightarrow A_v = -g_m (R_D \parallel R_L) = -g_m \frac{R_D R_L}{R_D + R_L} = A_{vo} \frac{R_L}{R_D + R_L}$$

A_v 의 마지막 표현은 A_v 가 출력단 저항 $R_o = R_D$ 와 직렬로 연결된 부하저항 R_L 에 분배된 출력전압을 가정하여 얻어진 것으로 생각할 수도 있다는 걸 의미한다.

2.2. CS amplifier with source degeneration resistance R_S




Figure 7.37 The CS amplifier with a source resistance R_S : **(a)** circuit without bias details; **(b)** equivalent circuit with the MOSFET represented by its T model.

- Figure 7.37과 같이 MOSFET의 source 단자(S)에 저항 R_S 가 달리면 MOSFET의 소신호 등가회로 모델은 **T model**을 활용하는 것이 분석에 유리하다. v_{gs} 가 인가된 gate-source 간의 model 저항 $1/g_m$ 과 소스 저항 R_S 이 직렬연결된 것으로 분석할 수 있기 때문이다. 전압 분배법칙에 의하여

$$v_{gs} = \frac{(1/g_m)}{(1/g_m) + R_S} v_{in} = \frac{1}{1 + g_m R_S} v_{in}$$

2. 위의 표현으로부터 소스 저항 R_S 가 증폭기 성능에 어떤 혜택을 주는지 알 수 있다.

(a) R_S 의 값을 조절해 v_{gs} 의 값이 너무 커지지 않도록 할 수 있다. v_{gs} 가 너무 커지면 nonlinear distortion이 생길 수 있기 때문.

(b) R_S 는 **negative feedback**을 통해 drain current를 안정화시키는 역할을 한다. 가령 소신호 $v_{sig} = v_{in}$ 가 일정할 때, drain current의 변화가 어떻게 억제되는지 다음 과정을 따라가보자.

i. 어떤 이유로 drain current i 가 증가했다고 가정하자. 그러면 소스 저항 R_S 에 흐르는 전류의 크기가 증가하므로 $v_S = iR_S$ 가 커지게 된다. 그러면 v_{in} 이 일정하므로

$$v_{in}(\text{일정}) = v_{gs}(\text{감소}) + v_S(\text{증가})$$

v_{gs} 가 감소하게 된다.

ii. $i \propto (v_{gs} - V_{th})^2$ 이므로 v_{gs} 가 감소하면 i 도 감소해야 한다. 이것이 소스 저항 R_S 가 negative feedback을 통해 i 를 일정하게 유지하는 원리이다.

3. 이제 소스저항 R_S 가 달린 상황에서 무부하 소신호 이득을 구해보자. 이를 위해 Figure 7.37 (b)의 등가회로를 활용한다. 먼저 출력 전압과 drain current i 의 관계로부터

$$v_o = -iR_D \quad (1)$$

가 성립하고, 입력단에서는

$$v_{in} = i \left(\frac{1}{g_m} + R_S \right) \quad (2)$$

가 성립한다. (1)식에서 (2)식을 나누어 손쉽게 무부하 소신호 이득을 구할 수 있다.

$$A_{vo} \equiv \frac{v_o}{v_i} = -\frac{g_m R_D}{1 + g_m R_S}$$

4. 결과적으로 소스 저항 R_S 는 소신호 이득을 negative feedback 효과 $(1 + g_m R_D)$ 만큼 감소시킨다. 소스저항의 negative feedback은 소신호 이득을 떨어트리는 대신 증폭기의 선형성, bandwidth와 다른 성능을 향상시킨다. R_S 의 negative feedback 효과때문에 R_S 를 **source-degeneration resistance**라 부른다.

5. 위에서 구한 소신호 이득을 다음과 같이 일반적으로 해석할 수도 있다.

$$A_{vo} = -\frac{R_D}{(1/g_m) + R_S}$$

이므로

$$(\text{Voltage gain from gate to drain}) = -\frac{(\text{Total resistance in drain})}{(\text{Total resistance in source})} \quad (3)$$

6. 한편 출력단에 부하저항 R_L 이 연결될 경우의 소신호 이득은 R_D 대신 $(R_D \parallel R_L)$ 를 대입하여 쉽게 구할 수 있다.

$$A_{vo} = -\frac{R_D}{(1/g_m) + R_S} \Rightarrow A_v = -\frac{(R_D \parallel R_S)}{(1/g_m) + R_S}$$

이 경우에도 (3)의 총 저항 비율 규칙을 따른다.

2.3. Biasing of the discrete-circuit amplifiers

1. Bias design : establishment of an appropriate dc operating point for the transistor.
2. Bias design의 첫번째 필요성 MOSFET의 drain(BJT의 collector)에 예측가능하고, 온도 변화나 제조상의 parameter variation에 insensitive한 dc current를 공급하기 위함.
 - (a) BJT : 같은 제조사의 part number를 가진 BJT라도 β 값이 50부터 150까지 천차 만별임. Bias design을 통해 dc collector current를 nominal value 1mA의 10퍼센트 내외가 되게 할 수 있음.
 - (b) MOSFET : bias design을 통해 dc drain current가 MOSFET마다의 V_{th} 값의 변동에 insensitive하게 할 수 있음.
3. Bias design의 두번째 필요성 : active region에서 적당한 dc operating point를 위치시키는 것. 여기서 적당한 operating point란, output signal swing이 active region을 벗어나지 않는 한도 내에서 voltage gain을 최대한 높일 수 있는 지점을 의미함.

”Bad” MOSFET biasing : Fixed V_{GS} bias




Figure 7.47 (a) Biasing the MOSFET with a constant V_{GS} generated from V_{DD} using a voltage divider (R_{G1}, R_{G2}); (b) the use of fixed bias (constant V_{GS}) can result in a large variability in the value of I_D . Devices 1 and 2 represent extremes among units of the same type.


1. Figure 7.47과 같이 R_{G1}, R_{G2} 로 구성된 voltage divider를 이용해 원하는 수준의 dc drain current I_D 를 얻기 위한 V_{GS} 를 고정시키는 방법을 생각해보자.
2. 이 방법은 bias 방법으로 권장되지 않는다. 그 이유를 이해하기 위해 다음 식을 살펴보자.

$$I_D = \frac{1}{2} \mu_n C_{ox} \frac{W}{L} (V_{GS} - V_{Th})^2$$

V_{GS} 를 고정시킬지언정, 같은 제조사, 같은 part number의 MOSFET이더라도 $V_{Th}, C_{ox}, (W/L)$ 값은 device마다 크게 변동한다. 또한 V_{Th}, μ_n 값은 온도에 매우 민감하여 V_{GS} 값을 고정하더라도 I_D 값이 온도에 큰 영향을 받게 된다.

3. Figure 7.47 (b)의 $v_{GS} - i_D$ 특성곡선은 V_{Th} 값에 따라 같은 V_{GS} bias 전압이더라도 drain current가 얼마나 큰 차이를 보이는지 나타낸 것이다.

”Good” MOSFET biasing : Fixed V_G and connecting a resistance in the source



1. 앞서 제시된 fixed V_{GS} bias 방법 대신 소스 저항 R_S 를 추가로 연결하여 negative feedback을 활용해 I_D 값을 안정시키는 방법을 생각할 수 있다. 위의 그림의 (a)에서

$$V_G = V_{GS} + I_D R_S$$

V_G 를 일정한 값으로 고정시켰을 때, I_D 가 안정되는 negative feedback 시나리오를 생각할 수 있다.

(a) 어떤 이유로 I_D 값이 증가했다고 가정하자. 그러면 R_S 의 voltage drop $I_D R_S$ 도 증가한다.

(b) 그러면 다음과 같이 V_{GS} 가 감소해야 한다.

$$V_G(\text{일정}) = V_{GS}(\text{감소}) + I_D R_S(\text{증가})$$

(c) $I_D \propto (V_{GS} - V_{Th})^2$ 이므로 V_{GS} 가 감소하면 I_D 도 감소하여야 한다. 즉 어떤 방식으로든 I_D 의 변화는 억지된다.


2. 위의 그림에서 (b)는 $I_D - V_{GS}$ 특성 곡선에서 bias를 이용해 동작점이 결정되는 원리를 그래프로 도시한 것이다. Operating point는 다음 두 관계식이 나타내는 직선(bias)와 포물선($I_D - V_{GS}$)의 교점으로 결정된다.

$$I_D = -\frac{V_{GS}}{R_S} + \frac{V_G}{R_S} \quad (\text{Fixed } V_G \text{ Bias})$$

$$I_D = \frac{1}{2}k'_n \left(\frac{W}{L} \right) (V_{GS} - V_{Th})^2 \quad (I_D - V_{GS} \text{ characteristic})$$


그래프로부터 V_{GS} 가 V_{GS1} 에서 V_{GS2} 로 변하더라도 I_D 의 변화가 상대적으로 미미함을 알 수 있다. $R_S \rightarrow 0$ 인 경우 bias 곡선의 기울기가 가팔라지며 Fixed V_{GS} bias case, 즉 Figure 7.47 (b)와 같은 상황이 됨을 알 수 있다.

3. 실질적으로 위의 bias scheme을 단일 power supply V_{DD} 를 활용해 구현하는 방법은 아래의 그림 (c)에 제시되어 있다.




- (a) $I_G = 0$, 즉 gate 단자에 들어가는 전류가 0이어야 하므로 R_{G1}, R_{G2} 를 $M\Omega$ 범위의 매우 큰 저항을 사용해 voltage divider로 gate 단자를 bias한다.
- (b) 그림 (d)와 같이 Coupling capacitor C_{C1} 은 v_{sig} 의 DC 성분을 block하여 MOSFET의 dc bias point가 입력 신호의 영향을 받지 않게 한다. Coupling capacitor C_{C1} 의 정전용량 값은 signal frequency 대역에서 short circuit으로 근사되도록 충분히 큰 값이 되어야 한다.
- (c) R_D 값 역시 drain에서 signal swing을 충분히 허용하는 한도 내에서 가능한 높은 voltage gain을 얻을 수 있을만큼의 높은 저항값을 선정한다.

2.4. Capacitively coupled MOSFET CS amplifier



1. C_S (**Bypass capacitor**): microfarad 범위의 매우 큰 정전용량을 가진 축전기로 MOSFET의 소스 단자와 접지 간에 연결된다. 교류 소신호 입장에선 축전기가 short-circuit이 되어 source 단자가 signal ground가 되게 하는 반면, DC bias 입장에선 축전기가 open-circuit이 되어 DC bias (그림 (b)) 회로에 필요한 R_S 의 negative feedback 효과가 유지되도록 한다. 이처럼 교류 소신호의 전류가 소스저항 R_S 에 흐르지 않고 capacitor를 통해 접지로 흐르는 길을 열기 때문에 'bypass capacitor'라는 이름이 붙었다.
2. C_{C1}, C_{C2} (**Coupling capacitor**): dc 신호를 block하는 반면 교류소신호의 주파수대역에서 short-circuit이 된다.
3. MOSFET의 동작점은 DC 대역에서 결정되므로, 그림 (a)의 모든 capacitor를 open-circuit한 그림 (b)의 회로를 활용해 Section 2.3에서 수행한 방법으로 DC 동작점을 구한다.

한편 교류 소신호 주파수대역에서는 coupling capacitor와 bypass capacitor 모두 short-circuit이 되고, power supply V_{DD} 도 ground로 작용한다. MOSFET의 hybrid π 모델을 활용하여 이 CS 증폭기의 교류 소신호에 대한 등가회로는 아래 그림 (c)에 제시되어 있다. 따라서 입력단에서는



$$R_{in} = R_{G1} \parallel R_{G2}, \quad v_{in} = \frac{R_{in}}{R_{in} + R_{sig}} v_{sig}$$

이고 출력단에서는

$$R_o = R_D \parallel r_o, \quad v_o = -g_m v_{gs} (R_D \parallel R_L \parallel r_o) = -g_m (R_D \parallel R_L \parallel r_o) v_{in}$$


이 된다. 따라서 전체 증폭기의 voltage gain은

$$G_v \equiv \frac{v_o}{v_{sig}} = -\frac{R_{in}}{R_{in} + R_{gs}} g_m (R_D \parallel R_L \parallel r_o)$$

1.1 2025 경북대 5번

[전자회로]


다음 증폭기 회로에 대한 물음에 답하시오. MOSFET의 $\mu_n C_{ox}$ (W/L) 값은 20 mA/V^2 이고 문턱전압은 0.5 V 이다. Body effect와 channel-length modulation은 무시할 수 있고, C_{gs} , C_{gd} , C_{db} , C_{sb} , C_{gb} 등의 커패시턴스 또한 무시할 수 있다. 저항 및 커패시터의 값은 다음과 같다. $R_{G1} = 40 \text{ k}\Omega$, $R_{G2} = 10 \text{ k}\Omega$, $R_D = 2 \text{ k}\Omega$, $R_S = 400 \Omega$, $C_1 = \infty$.



- (1) 이 회로에서 $C_2 = \infty$ 일 때, v_{OUT} 의 DC 값인 V_1 과 peak-to-peak 전압 값인 V_2 가 얼마인가?
- (2) 이 회로에서 $C_2 = 0$ 일 때, v_{OUT} 의 DC 값인 V_1 과 peak-to-peak 전압 값인 V_2 가 얼마인가?

1.1.1 Solution for (1)

먼저 MOSFET의 동작점인 DC bias 전압 V_1 을 구하기 위해 주어진 증폭기 회로의 DC 등가 회로를 그리면 다음과 같다.



gate에 연결된 capacitor C_1 과 source에 연결된 capacitor C_2 는 DC 대역에서 open 회로이다. $R_{G1} : R_{G2} = 4 : 1$ 이므로 gate에서의 전압은 $V_G = 1\text{ V}$ 이다. MOSFET이 saturation 영역에서 동작한다고 가정하자. MOSFET에 흐르는 포화 전류를 I_D 라 하면, drain과 source에서의 전압은 다음과 같은 관계를 갖는다.

$$5 - I_D R_D = V_1$$

$$V_S = I_D R_S$$

따라서 overdrive 전압 V_{OV} 는 다음과 같다.

$$\begin{aligned} V_{OV} &= V_{GS} - V_{Th} \\ &= V_G - V_S - V_{Th} \\ &= 1 - I_D R_S - 0.5 = 0.5 - I_D R_S \end{aligned} \quad (1)$$

또한

$$I_D = \frac{1}{2}(\mu_n C_{ox}) \left(\frac{W}{L} \right) V_{OV}^2 = 10^{-2} V_{OV}^2 \quad (2)$$

(1)과 (2)를 연립하면


$$I_D = 10^{-2} V_{OV}^2 = \frac{0.5 - V_{OV}}{R_S} \rightarrow 8V_{OV}^2 + 2V_{OV} - 1 = (4V_{OV} - 1)(2V_{OV} + 1) = 0$$

$$\therefore V_{OV} = 0.25 \text{ V}, \quad I_D = 625 \mu\text{A}$$

따라서 MOSFET의 동작점 전압 V_1 은

$$V_1 = 5 - I_D R_D = 5 - (625 \mu\text{A}) \cdot (2 \text{ k}\Omega) = 5 - 1.250 = \boxed{3.75 \text{ V}}$$

다음으로 교류 소신호에 대한 이 증폭기의 이득을 계산해보자. $C_2 = \infty$ 이면 coupling capacitor C_2 는 교류 소신호에 대하여 short-circuit으로 작동한다($X_{C_2} = \frac{1}{j\omega C_2} = 0$). 한편 두 개의 5V 전압원들은 교류 소신호에 대해 접지로 작용한다. channel length modulation을 무시한 MOSFET의 T형 등가회로를 활용해 이 증폭기의 등가회로를 두 단계에 걸쳐 그리면 다음과 같다. MOSFET의 transconductance g_m 은



$$g_m = (\mu_n C_{ox}) \left(\frac{W}{L} \right) V_{OV} = (20 \text{ mA/V}^2) \times (0.25 \text{ V}) = 5 \text{ mA/V}$$

이다. 따라서 증폭기의 output 신호인 drain 전압은

$$v_{out} = -i_D R_D = -g_m R_D v_{GS} = -g_m R_D v_{in} \quad (3)$$

로 표현되고, 소신호 이득은 다음과 같다.


$$A_v = \frac{v_{out}}{v_{in}} = -g_m R_D = -(5 \text{ mA/V}) \cdot (2 \text{ k}\Omega) = -10 \text{ V/V}$$

최종적으로 교류 소신호 입력 v_{in} 은 이 증폭기에 의해 다음과 같은 peak-to-peak 전압으로 출력된다.

$$V_2 = |v_{out}| = |A_v v_{in}| = 10 \times 10 \text{ mV}_{pp} = 100 \text{ mV}_{pp}$$

1.1.2 Solution for (2)

$C_2 = 0$ 이면 source에 연결된 capacitor C_2 는 직류와 교류대역에서 모두 open circuit으로 작동한다. 따라서 DC 동작점은 (1)에서 구한 값과 변함이 없는 대신, 소신호 등가회로에는 source 단자에 R_S 가 추가로 연결된다.



MOSFET의 transconductance g_m 은

$$g_m = (\mu_n C_{ox}) \left(\frac{W}{L} \right) V_{OV} = (20 \text{ mA/V}^2) \times (0.25 \text{ V}) = 5 \text{ mA/V}$$

이다. 따라서 증폭기의 output 신호인 drain 전압은

$$v_{out} = -i_D R_D = -g_m R_D v_{GS} = -g_m R_D (v_{in} - v_S) \quad (3)$$

로 표현되고, source 전압은 교류 소신호 입력 v_{in} 과 다음 관계를 갖는다.

$$\begin{aligned} v_S &= i_D R_S = g_m R_S (v_{in} - v_S) \\ \therefore v_S &= \left(\frac{g_m R_S}{1 + g_m R_S} \right) v_{in} \\ \rightarrow v_{GS} &= v_{in} - v_S = \left(\frac{1}{1 + g_m R_S} \right) v_{in} \quad (4) \end{aligned}$$

따라서 이 증폭기의 소신호 이득은 (3)과 (4) 식을 연립하여 구할 수 있다.

$$A_v = \frac{v_{out}}{v_{in}} = -\frac{g_m R_D}{1 + g_m R_S} = -\frac{(5 \text{ mA/V}) \cdot (2 \text{ k}\Omega)}{1 + (5 \text{ mA/V}) \cdot (0.4 \text{ k}\Omega)} = -\frac{10}{1 + 2} = -3.33 \text{ V/V}$$

따라서 증폭된 교류 소신호의 peak-to-peak 전압 V_2 는

$$V_2 = |A_v v_{in}| = 3.33 \times (10 \text{ mV}_{pp}) = \boxed{33.3 \text{ mV}_{pp}}$$

1.2 2024 경북대 5번


다음 그림은 NMOS 트랜지스터를 이용한 증폭기에서 게이트 단자의 DC 전압이 바뀔 때 따라 드레인 단자의 DC 전압이 어떻게 변하는지를 보여주고 있다. NMOS 트랜지스터의

$$\mu_n C_{ox} \left(\frac{W}{L} \right) \text{ 값은 } 40 \text{ mA/V}^2 \text{ 이고 문턱전압은 } 1 \text{ V이다.}$$

Body effect와 channel-length modulation은 무시할 수 있고,

$$C_{gs}, C_{gd}, C_{db}, C_{sb}, C_{gb}$$

등의 커패시턴스 또한 무시할 수 있다.




(1) R_A, R_B 의 값은 위 증폭기가 동작점 Q에서 동작하도록 정해졌다. 입력 신호 v_{in} 이 주파수가 충분히 높은 정현파일 때 출력에 나타나는 정현파의 진폭이 입력에 비해 20배라고 한다면 R_D, R_S 의 값은 얼마인가? [10점]

(2) 저항들의 값이 (1)번과 같다면, 동작점 Q에서의 접선의 기울기는 얼마인가? [10점]

1.2.1 Solution for (1)

먼저 DC 신호에 대한 위 증폭기의 등가회로는 다음과 같다. $V_G = 2V$ 이므로 $R_A : R_B = 3 : 2$




이고, MOSFET이 포화영역에서 동작한다고 가정하면 동작점 Q에서

$$5 - I_D R_D = 2.5 V, \quad \therefore R_D = \frac{2.5}{I_D}$$

가 성립한다. $k_n = \mu_n C_{ox} \left(\frac{W}{L} \right) = 40 \text{ mA}^2/\text{V}^2$ 라 하면

$$2.5 = I_D R_D = \left(\frac{1}{2} k_n V_{OV}^2 \right) R_D \quad (1)$$

한편 교류소신호에 대한 등가회로는 다음과 같다. Source 단자에 연결된 축전기의 정전 용량이 무한대이므로 교류소신호에 대해 short circuit으로 작동하고, 5V 전압원들은 모두 교류소신호의 접지로 처리된다.



교류소신호 입장에서 R_S 는 병렬로 연결된 capacitor가 제공하는 short-circuit 경로에 의해

무효화되므로 source 단자의 전압은 0 V 접지가 된다. 따라서 $v_{in} = v_G = v_{GS}$ 이고

$$V_{out} = -i_{D,ac}R_D = -(g_m v_{GS})R_D = -(g_m R_D)v_{in}$$

소신호이득은

$$A_v = -g_m R_D = -k_n V_{OV} R_D = -20 \quad (2)$$

(1)식에서 (2) 식을 나누면

$$V_{OV} = \frac{1}{4} \text{ V}$$

이고, (2) 식을 활용해 R_D 를 구하면

$$R_D = \frac{20}{k_n V_{OV}} = \frac{20}{(40 \text{ mA/V}^2) \times 0.25 \text{ V}} = 2 \text{ k}\Omega$$

한편 R_S 를 구하기 위해선 DC 회로로 돌아가야 한다. MOSFET에 흐르는 DC 포화전류는

$$I_D = \frac{1}{2} k_n V_{OV}^2 = \frac{1}{2} \times (40 \text{ mA/V}^2) \times (0.25)^2 = \frac{5}{4} \text{ mA}$$

$V_S = I_D R_S$ 이고 앞서 구한 V_{OV} 과 I_D 로부터 R_S 를 구할 수 있다.


$$V_{OV} = V_{GS} - V_{Th} = V_G - V_S - V_{Th} = 2 - I_D R_S - 1 = 0.25 \text{ V}$$

$$\therefore R_S = \frac{0.75}{I_D} = \frac{3/4}{(5/4) \times 10^{-3}} = 0.6 \text{ k}\Omega$$

1.2.2 Solution for (2)

1.3 2023 경북대 5-1번

(1) 아래 회로에 대해 답하시오.




$$V_{CC} = 5\text{ V}, \quad R_B = 100\text{ k}\Omega, \quad R_C = 1\text{ k}\Omega, \quad \beta = 100$$

(a) $V_{CE} = 3\text{ V}$ 를 위한 i_B 와 V_{BB} 값을 구하시오. [4점]

(b) BJT의 active mode 동작을 위한 V_{BB} 의 범위를 구하시오. ($V_{CE} < 0.99V_{CC}$) [6점]

1.4 2023 경북대 5-2번

(2) 아래 회로에 대해 답하시오.




$$V_t = 1 \text{ V}, \quad K'_n \frac{W}{L} = 1 \text{ mA/V}^2, \quad R_{sig} = 1 \text{ M}\Omega$$

- (a) v_o terminal을 선택하고 최대 small signal 증폭도 (v_o/v_{sig})를 구하시오. [5점]
- (b) 입력 small signal (v_{sig})의 허용 최대 크기를 구하시오. ($C_{C1}, C_S = \infty$) [5점]

1.5 2022 경북대 5번

다음 증폭기 회로에 대한 물음에 답하시오. MOSFET의 $\mu_n C_{ox} (W/L)$ 값은 20 mA/V^2 이고 문턱전압은 0.4 V 이다. Body effect와 channel-length modulation은 무시할 수 있고, C_{gs} , C_{gd} , C_{db} , C_{sb} , C_{gb} 등의 커패시턴스 또한 무시할 수 있다.




- (1) v_{IN} 및 v_{OUT} 의 파형이 위 그림과 같다면 R_S , R_D 의 값은 얼마인가?
- (2) 이 회로에서 C_S 를 제거한다면 v_{OUT} 의 파형은 어떻게 변하는가?
- (3) 이 회로에서 R_S 의 역할은 무엇인가?

1.6 2021 경북대 5번


아래 그림은 n-MOSFET 공통-소스 증폭기이다. 사용된 MOSFET의 $\mu_n C_{ox} (W/L)$ 값은 8 mA/V^2 이고 문턱전압은 1 V 이다. Body effect와 channel-length modulation은 무시할 수 있고, C_{gs} , C_{gd} , C_{db} , C_{sb} , C_{gb} 등의 커패시턴스 또한 무시할 수 있다. 저항 및 커패시터의 값은 다음과 같다. $R_i = 3 \text{ k}\Omega$, $R_{G1} = 30 \text{ k}\Omega$, $R_{G2} = 20 \text{ k}\Omega$, $R_D = 2 \text{ k}\Omega$, $R_S = 500 \Omega$, $C_1 = C_3 = \infty$.

- (1) 직류 노드 전압 V_1 , V_2 의 값을 구하시오.
- (2) 이 증폭기의 소신호 테브닌 등가회로를 $C_2 = 0$ 일 때와 $C_2 = \infty$ 일 때 각각 구하시오.



1.7 2020 경북대 5번

다음문제에서 커패시터의 용량은 충분히 크다. 증폭기(가)와 증폭기(나)에 대한 질문에 답하시오.



1. 증폭기(가)에 쓰인 BJT 정수는

$$I_s = 1.4 \times 10^{-15} \text{ A}, \quad \beta = 99, \quad V_T = 0.025 \text{ V}, \quad V_A = \infty$$

이다.

[배점 10점]

(1) BJT와 전류원에서 소모된 직류 전력을 구하시오.

[배점 5점]

(2) 정상 상태에서 $v_c(t)$ 와 $v_o(t)$ 의 파형을 그리시오.

[배점 5점]

2. 증폭기(나)에 쓰인 MOSFET 정수는

$$k'_n(W/L) = 0.5 \text{ mA/V}^2, \quad V_t = 1.0 \text{ V}, \quad \lambda = 0$$

이다.

[배점 10점]

(1) MOSFET과 전류원에서 소모된 직류 전력을 구하시오.

[배점 5점]

(2) 정상 상태에서 $v_D(t)$ 와 $v_o(t)$ 의 파형을 그리시오.

[배점 5점]