

# Contents

|          |                                    |          |
|----------|------------------------------------|----------|
| <b>1</b> | <b>2025년도 전기주임기술자 1종 이론 : 회로이론</b> | <b>3</b> |
| 1.1      | 문제 3 . . . . .                     | 4        |
| 1.2      | 문제 4 . . . . .                     | 7        |
| 1.3      | 문제 5 . . . . .                     | 10       |
| 1.4      | 문제 6 . . . . .                     | 13       |
| 1.5      | 문제 7 . . . . .                     | 17       |



## Chapter 1

# 2025년도 전기주임기술자 1종 이론 : 회로이론

## 1.1 문제 3

다음의 글은, 시분할 곱셈기의 동작 원리에 관한 기술이다. 문장의 □에 가장 적절한 것을 선택  
지 중에서 고르시오.




図 1




図 2

그림 1에 나타난 회로는, 직류 전압  $X$  및  $Y$ 의 곱에 비례한 전압  $P$ 를 출력하는 시분할 곱셈  
기이다. 또한 그림 2는 회로 내 각 신호 파형을 나타낸 것이다. 그림 1의 점선 내부 회로는

일반적으로 (1) 변조 회로라 불린다. (1) 변조 회로에서는, 삼각파 발진기로부터 그림 2(A)에 나타낸 진폭이  $\pm V_T$ 인 삼각파를 출력하고, 비교기는  $X$ 와 삼각파의 크기에 따라 그림 2(B)에 나타낸 논리값 0 또는 1의 변조 신호를 출력한다. 단,  $-V_T < X < V_T$ 라 한다.

여기서 그림 2(A)의  $\triangle abc$ 와  $\triangle dec$ 가 닮음임을 이용하면

$$\frac{T_1}{T_0} = \boxed{(2)}$$

となる. 이를  $X$ 에 관해 풀면

$$X = \boxed{(3)}$$

이 얻어진다. 스위치는 변조 신호에 따라 접속점이 전환되며, 출력 파형은 그림 2(C)에 나타낸 구형파로 표현된다. 여기서 로우패스 필터가 직류만 통과시키는 특성이 있다면,  $P$ 는 스위치 출력의 평균 전압이 된다. 따라서 면적  $S_0$ 와  $S_1$ 에 주목하면,  $Y$ ,  $T_0$ ,  $V_T$ 를 사용하여

$$P = \boxed{(4)}$$

가 얻어진다. 또한 (3), (4)로부터  $T_0$ ,  $V_T$ 를 소거하면

$$P = \boxed{(5)}XY$$

가 되고, 본 회로는 곱  $XY$ 에 비례한 전압  $P$ 를 출력하는 곱셈기임을 알 수 있다.

[문제 3의 선택지]


- |                                      |                                    |                                      |
|--------------------------------------|------------------------------------|--------------------------------------|
| (イ) $(T_1 + T_0)(T_1 - T_0)V_T$      | (ロ) $\frac{1}{V_T}$                | (ハ) $\frac{V_T + X}{V_T - X}$        |
| (ニ) $\frac{V_T - X}{V_T + X}$        | (ホ) $(V_T + X)(V_T - X)$           | (ヘ) 진폭                               |
| (ト) $V_T$                            | (チ) 주파수                            | (リ) $\frac{T_1 - T_0}{T_1 + T_0}V_T$ |
| (ヌ) $\frac{T_1 + T_0}{T_1 - T_0}V_T$ | (ル) $\frac{T_1 - T_0}{T_1 + T_0}Y$ | (ヲ) $(T_1 + T_0)(T_1 - T_0)Y$        |
| (ワ) $2V_T$                           | (カ) 펄스폭                            | (コ) $\frac{T_1 + T_0}{T_1 - T_0}Y$   |

정답

Solution.

## 1.2 문제 4

다음의 글은, 회로의 과도 현상에 관한 기술이다. 문장의 □에 가장 적절한 것을 선택지 중에서 고르시오.



그림에 나타난 직류 전압원  $E$ , 인덕턴스  $L$ 의 코일, 정전 용량  $C$ 의 콘덴서, 저항값  $R$ 의 저항, 스위치로 이루어진 회로를 생각한다. 시각  $t < 0$ 에서는 스위치가 열려 있으며, 코일의 자속과 콘덴서의 전하는 0이라고 한다.  $t = 0$ 에서 스위치를 닫는다.  $t \geq 0$ 에서 코일 전류를  $i(t)$ , 콘덴서 전압을  $v(t)$ 라 하면, 회로도로부터  $i(t)$ 와  $v(t)$  사이에는 다음 관계식이 성립한다.

$$L \frac{d}{dt} i(t) = \boxed{(1)} \quad (1)$$

$$C \frac{d}{dt} v(t) = \boxed{(2)} \quad (2)$$

회로의 초기 조건과 (2)식에서  $t = 0$ 에서는

$$\left. \frac{d}{dt} v(t) \right|_{t=0} = \boxed{(3)} \quad (3)$$

가 된다.

(2)식을 미분한 식에 (1)식을 대입하면,  $v(t)$ 의 2계 미분 방정식을 얻는다.  $v(t)$ 의 과도 해가 감쇠 진동이 되려면, 그 특성 다항식의 근이 켤레 복소근이 되는 경우이며, 조건  $\boxed{(4)}$ 가 성립할 때이다.

다음으로  $t > 0$ 에서  $v(t)$ 가 만족하는 부등식을 유도한다. 여기서는 자세한 전개는 생략하지만, (1)식과 (2)식을 이용하여 회로의 에너지 수지식

$$\int_0^t Ei(\tau) d\tau = \frac{1}{2}L[i(t)]^2 + \frac{1}{2}C[v(t)]^2 + \frac{1}{R} \int_0^t [v(\tau)]^2 d\tau$$

를 변형해 가면, 다음 식을 얻는다.

$$C \{Ev(t) - \frac{1}{2}[v(t)]^2\} = \frac{1}{2}C^2L \left[ \frac{d}{dt}v(t) \right]^2 + \frac{CL}{R} \int_0^t \left[ \frac{d}{dt}v(\tau) \right]^2 d\tau \quad (3)$$

(3)식의 우변 부호에 주목하면, 좌변의 콘덴서 전압  $v(t)$ 는  $t > 0$ 에서 부등식 (5)를 만족함을 알 수 있다.

#### [문제 4의 선택지]

$$\begin{array}{lll} (1) \frac{1}{R^2} - \frac{4C}{L} > 0 & (\square) E + v(t) & (\wedge) i(t) - \frac{2v(t)}{R} \\ (2) 0 < v(t) < 2E & (\circ) 0 & (\sim) \frac{E}{CR} \\ (3) i(t) - \frac{v(t)}{R} & (\neq) -\frac{E}{CR} & (4) E - v(t) \\ (5) 0 < v(t) < \frac{1}{2}E & (6) i(t) + \frac{v(t)}{R} & (7) -E < v(t) < E \\ (8) \frac{1}{R^2} - \frac{4C}{L} < 0 & (9) \frac{1}{R^2} - \frac{4C}{L} = 0 & (10) 2E - v(t) \end{array}$$



정답

Solution.

### 1.3 문제 5

다음의 글은, 삼상 교류 회로에 관한 기술이다. 문장의 □에 가장 적절한 것을 선택지 중에서 고르시오.




図1




図2




図3

그림 1의 회로는, Y결선의 대칭 삼상 전원에 Y결선의 불평형 삼상 부하가 접속된 불평형 삼상 회로이다. 불평형 부하는, 하나의 유도성 부하와 두 개의 동일한 순저항 부하(전등)로 구성되어 있다. 단, 유도성 부하의 리액턴스는  $X_a$ , 저항 부하의 저항값은  $R_b, R_c$ 이며,  $X_a = R_b = R_c = R$ 라 한다.

여기서, 대칭 삼상 전원의 상 회전 순서가  $\dot{V}_a \rightarrow \dot{V}_b \rightarrow \dot{V}_c$ 일 때, 대칭 삼상 전원의 상전압과 전등의 밝기의 관계를 생각한다.

그림 1의 불평형 삼상 회로는 그림 2와 같은 등가 회로로 변환할 수 있다. 밑만의 정리에

의해, 그림 2의 등가 회로에서 중성점 O-P간 전압  $\dot{V}_p$ 는

$$\dot{V}_p = \frac{\frac{\dot{V}_a}{jR} + \frac{\dot{V}_b}{R} + \frac{\dot{V}_c}{R}}{\frac{1}{jR} + \frac{1}{R} + \frac{1}{R}} = \boxed{(1)} \quad (1)$$

となる. 여기서 대칭 삼상 전원이므로,  $\dot{V}_b + \dot{V}_c = -\dot{V}_a$ 의 관계가 성립하므로, (1)식의  $\dot{V}_p$ 는  $\dot{V}_a$ 를 사용하여

$$\dot{V}_p = \boxed{(2)} \quad (2)$$

로 나타낼 수 있다.

그림 3은 상 회전 순서가  $\dot{V}_a \rightarrow \dot{V}_b \rightarrow \dot{V}_c$ 인 대칭 삼상 전원의 벡터도를 나타낸 것이며, (2)식의  $\dot{V}_p$ 를 나타내는 벡터는 그림 3의  $\boxed{(3)}$ 이다.

여기서  $X_a = R_b = R_c = R$ 임에 주의하면, 두 전등에 흐르는 전류의 크기는  $|\dot{V}_b - \dot{V}_p|$ 와  $|\dot{V}_c - \dot{V}_p|$ 에 비례한다. 또한 그림 3의 벡터도로부터  $|\dot{V}_b - \dot{V}_p|$ 와  $|\dot{V}_c - \dot{V}_p|$  사이에는  $\boxed{(4)}$ 의 관계가 성립한다. 따라서 두 전등  $R_b$ 와  $R_c$ 의 밝기의 관계는  $\boxed{(5)}$ 이다.

#### [문제 5의 선택지]

$$(1) \frac{j\dot{V}_a + \dot{V}_b + \dot{V}_c}{2 - j}$$

$$(2) \dot{V}_2$$

$$(3) \frac{-j\dot{V}_a + \dot{V}_b + \dot{V}_c}{2 - j}$$

$$(4) \dot{V}_3$$

$$(5) |\dot{V}_b - \dot{V}_p| = |\dot{V}_c - \dot{V}_p|$$

$$(6) \frac{-j\dot{V}_a + \dot{V}_b + \dot{V}_c}{2 + j}$$

$$(7) \text{전등 } R_b \text{가 전등 } R_c \text{보다 밝아진다}$$

$$(8) \text{전등 } R_b \text{와 전등 } R_c \text{는 같은 밝기가 된다}$$

$$(9) |\dot{V}_b - \dot{V}_p| > |\dot{V}_c - \dot{V}_p|$$

$$(10) |\dot{V}_b - \dot{V}_p| < |\dot{V}_c - \dot{V}_p|$$

$$(11) \frac{-1 - j3}{5} \dot{V}_a$$

$$(12) \frac{-1 + j3}{5} \dot{V}_a$$

$$(13) \frac{1 + j3}{5} \dot{V}_a$$

$$(14) \dot{V}_1$$


$$(15) \text{전등 } R_b \text{가 전등 } R_c \text{보다 어두워진다}$$

정답

Solution.

## 1.4 문제 6

다음의 글은, 전계 효과 트랜지스터의 원리에 관한 기술이다. 문장의 □에 가장 적절한 것을 선택지 중에서 고르시오.



그림과 같이,  $n$ 형 반도체와  $p$ 형 반도체를 좌측부터  $n$ - $p$ - $n$  순으로 접합한 구조에 대해, 거리  $d$ 를 두고 평행 금속 게이트 전극을 배치한다.  $n$ - $p$ - $n$  구조 및 게이트 전극의, 종이의 깊이 방향의 길이를  $W$ 라 한다.  $p$ 형 반도체의 길이를  $L$ 이라 하고, 전극 및  $n$ 형 반도체 내부의 저항은 무시한다. 또한 게이트 전극과 반도체 사이의 유전율을  $\epsilon$ 이라 한다.

그림의 회로에서  $V_D = 0$ ,  $V_G > 0$ 을 인가한 경우를 생각한다. 평행 평판 전극 사이 정전 유도에 의해, 게이트 전극 하부에  $+\sigma$ 의 면전하 밀도가, 반도체 쪽에는  $-\sigma$ 의 면전하 밀도가 유도된다. 단,  $L \gg d$ ,  $W \gg d$ 라 가정하고, 단부 효과는 무시한다. 게이트 전극과 반도체 사이 전계의  $x$  방향 성분을  $E_x$ 라 정의하면,  $\sigma$ 는  $E_x$ 와  $\epsilon$ 을 사용하여 다음과 같이 표현된다.

$$\sigma = \boxed{(1)} \quad (1)$$

반도체 측에 유도된 전하는 전자 유입에 의해 발생하지만,  $p$ 형 반도체 내에는 다수의 정공이 존재하기 때문에 유입한 전자는 정공과 재결합하여 소멸한다. 표면에 존재하는 정공의 면전하 밀도를  $\frac{\epsilon}{d}V_{th}$ 라 하면,  $p$ 형 반도체 표면에 유도되는 전자의 면전하 밀도  $\sigma_e$ 는  $\sigma$ 에서 정공의 면전하 밀도를 뺀 값이 된다. 즉,

$$\sigma_e = \sigma - \frac{\epsilon}{d}V_{th} \quad (2)$$

여기서  $V_{th}$ 는  $p$ 형 반도체 표면 정공을 없애는 데 필요한  $V_G$ 에 해당하며, 임계 전압이라

불린다.

다음으로  $V_G > 0$ ,  $V_D > 0$ 의 경우를 생각한다. 그림에 나타난 좌표  $z$ 를 사용해  $p$ 형 반도체 표면의 전위를  $V_C(z)$ 라 정의한다. 위치  $z$ 에서의  $E_x$ 는  $V_C(z)$ ,  $V_G$ ,  $d$ 를 사용하여 다음과 같이 표현된다.

$$E_x = \boxed{(2)} \quad (3)$$

②식, ①식, ③식을 대입하면,  $\sigma_e$ 는 다음과 같이 된다.

$$\sigma_e = \frac{\varepsilon}{d} \boxed{(3)} \quad (4)$$

$p$ 형 반도체 표면에 전자가 유도된 경우,  $p$ 형 반도체 표면은  $n$ 형으로 반전된다. 전체 구조는  $n$ - $n$ - $n$  접합이 되어,  $V_D > 0$ 의 인가로 전류가 흐른다. 면전하 밀도  $-\sigma_e$ 의 전자가 전계에 의해 평균 속도  $v$ 로 드리프트할 때, 전류  $i_D$ 는 깊이 길이  $W$ 를 고려하면 다음과 같이 된다.

$$i_D = -\sigma_e W v \quad (5)$$

$v$ 는 전자의 이동도  $\mu$ 와  $z$  방향 전계  $E_z$ 를 사용하여

$$v = -\mu E_z \quad (6)$$

$E_z$ 는  $V_C(z)$ 를 사용하여

$$E_z = -\frac{\partial V_C(z)}{\partial z} \quad (7)$$

⑤식, ④식, ⑥식, ⑦식을 대입하면,  $I_D = -i_D$ 의 관계를 사용하여  $I_D$ 는 다음과 같이 표현된다.

$$I_D = \frac{\varepsilon \mu W}{d} \boxed{(3)} \frac{\partial V_C(z)}{\partial z} \quad (8)$$

정상 상태에서는 전류 연속성으로  $I_D$ 는  $z$ 에 의존하지 않는 상수가 된다. 또한  $V_{th}$ 도  $z$ 에 의존하지 않는 상수라고 가정하면, (8)식을  $z = 0$ 에서  $L$ 까지 적분할 수 있다. 좌변 적분은  $\boxed{(4)}$ 가 된다. 우변 적분은  $V_C(0) = 0$ ,  $V_C(L) = V_D$ 를 대입하면,  $I_D$ 는  $V_D$ 의 함수로서 다음과 같이 표현된다.

$$I_D = \boxed{(5)}$$

## [문제 6의 선택지]

- |                                                                  |                                                                   |
|------------------------------------------------------------------|-------------------------------------------------------------------|
| (イ) $I_D L$                                                      | (ロ) $\frac{d}{V_G - V_C(z)}$                                      |
| (ハ) $\varepsilon E_x$                                            | (ニ) $V_G - V_{th} - V_C(z)$                                       |
| (ホ) $\frac{I_D}{L}$                                              | (ヘ) $\frac{\varepsilon E_x}{2}$                                   |
| (ト) $2\varepsilon E_x$                                           | (チ) $V_G + V_{th} - V_C(z)$                                       |
| (リ) $\frac{V_G - V_C(z)}{d}$                                     | (ヲ) $\frac{I_D^2 L}{2}$                                           |
| (ル) $\frac{V_G + V_C(z)}{d}$                                     | (ヲ) $\frac{\varepsilon \mu W L}{2d} [2(V_G - V_{th})V_D - V_D^2]$ |
| (ワ) $\frac{\varepsilon \mu W}{2dL} [2(V_G - V_{th})V_D - V_D^2]$ | (カ) $\frac{\varepsilon \mu W}{2dL} [2(V_G - V_{th})V_D + V_D^2]$  |
| (ヰ) $\frac{\varepsilon \mu W}{2d} [2(V_G - V_{th})V_D - V_D^2]$  |                                                                   |


정답

Solution.




## 1.5 문제 7


다음의 글은, 에미터 접지 증폭 회로에 관한 기술이다. 문장의 빈칸에 가장 적절한 것을 선택지 중에서 고르시오. 단, npn 트랜지스터의 직류 등가 회로는 그림 1로 나타낸다.



㉠ 1



㉠ 2



㉠ 3

그림 2 및 그림 3에 나타난 에미터 접지 증폭 회로는 모두 입력 전압을 가하지 않은 상태 ( $v_{in} = 0$ )로 하여, 그 바이어스 전류 및 전압에 대해 생각한다.

그림 2의 회로에서, 트랜지스터의 베이스-에미터 전압  $V_{BE}$ 를 사용해 베이스 전류를 구하고, 트랜지스터의 직류 전류 증폭율  $h_{FE}$ 를 사용해 컬렉터 전류를 구하면 (1)이 얻어진다. 따라서 그림 2의 컬렉터-에미터 전압  $V_{CE}$ 는 (2)가 된다.

한편, 그림 3의 베이스 전류는 컬렉터-에미터 전압  $V_{CE}$ 를 사용해 (3)으로 나타낼 수 있다.  $I_B \ll I_C$ 일 때,  $R_C$ 를 흐르는 전류는  $I_C$ 와 근사적으로 같다고 할 수 있으며, 그림 3의 컬렉터-에미터 전압  $V_{CE}$ 를 구하면 (4)가 된다.

이상의 결과를 사용하여,  $V_{CC} = 20 \text{ V}$ ,  $V_{BE} = 0.6 \text{ V}$ ,  $R_C = 1 \text{ k}\Omega$ ,  $h_{FE} = 200$ 일 때 그림 2 및 그림 3에서  $V_{CE} = 10 \text{ V}$ 가 되도록  $R_B$ 를 구한다. 그림 2의  $R_B$ 는  $388 \text{ k}\Omega$ 가 되고, 그림 3의  $R_B$ 는 (5)  $\text{k}\Omega$ 가 된다.

이 상태에서 각 회로의  $h_{FE}$ 가 200에서 220으로 변화했을 때, 그림 2의  $V_{CE}$ 가  $9.0 \text{ V}$ 가 되는 데 반해, 그림 3의  $V_{CE}$ 는 약 (6)  $\text{V}$ 가 되므로, 그림 3 쪽이  $h_{FE}$ 의 변화가 바이어스 전압에 미치는 영향을 억제할 수 있는 구조라 할 수 있다.

### [문제 7의 선택지]

(イ) 9.24

(ロ) 9.54

(ハ) 9.84

(ニ) 88

(ホ) 188

(ヘ) 288

(ト)  $\frac{V_{CE}}{R_C}$

(チ)  $\frac{h_{FE}(V_{CC} - V_{BE})}{R_B + h_{FE}R_C}$

(リ)  $V_{CC} - h_{FE} \frac{R_C}{R_B} V_{BE}$

(ヌ)  $\frac{V_{CE} - V_{BE}}{R_B}$

(ル)  $\frac{V_{CC} - V_{BE}}{R_B}$

(ヲ)  $\frac{V_{BE} - V_{CE}}{R_B}$

(ワ)  $h_{FE} \frac{R_B}{V_{CC} - V_{BE}}$

(カ)  $h_{FE} \frac{R_C}{R_B} (V_{CC} - V_{BE})$

(ヨ)  $h_{FE} \frac{V_{CE} - V_{BE}}{R_B}$

(タ)  $V_{CC} - R_C \frac{h_{FE}(V_{CC} - V_{BE})}{R_B + h_{FE}R_C}$

(チイ)  $V_{CC} - h_{FE} \frac{R_C}{R_B} (V_{CC} - V_{BE})$

(ツ)  $V_{CC} - R_C \frac{h_{FE}V_{BE}}{R_B + h_{FE}R_C}$

정답

Solution.