آزمایشگاه مدار های منطقی

آزمایش ۲

ستاره فروزان و کیانا امانی

هدف آزمایش

هدف این آزمایش، آشنایی با شیفت‌رجیسترهای ۴ بیتی، بارگذاری موازی، شیفت به راست و چپ و استفاده از شیفت‌رجیستر آماده است. مراحل آزمایش در هر دو محیط Logisim و Proteus پیاده‌سازی شده‌اند و در بخش پایانی، با افزودن گیت‌های منطقی به خروجی شیفت‌رجیستر، مدار آشکارساز رشته‌های ۱۱۰۱، ۱۱۱۰، ۰۰۱۰ و ۰۰۰۱ ساخته شده است.

نرم‌افزارهای مورد استفاده: Logisim-evolution و Proteus

شرح و پیاده‌سازی آزمایش

۳-۱ طراحی و ساخت شیفت‌رجیستر

۳-۱-۱ و ۳-۱-۲. ساخت شیفت‌رجیستر ۴ بیتی و بارگذاری مقدار ۱۰۱۰

در این مرحله، شیفت‌رجیستر ۴ بیتی با چهار فلیپ‌فلاپ D و شبکه AND-OR ساخته شد؛ سیگنال Mode مسیر ورودی هر فلیپ‌فلاپ را انتخاب می‌کند، به‌طوری‌که با Mode=۱ ورودی‌های A، B، C و D به‌صورت موازی بارگذاری می‌شوند و با Mode=۰ مسیر شیفت فعال می‌شود. برای ذخیره مقدار ۱۰۱۰، ورودی‌ها به صورت A=۱، B=۰، C=۱،D=۰ تنظیم و یک پالس Clock اعمال شد. پیاده‌سازی و نتیجه این مرحله در Logisim در شکل ۱ و در Proteus در شکل ۲ نشان داده شده است.


$$Q_A(t+1) = M \cdot A + \bar{M} \cdot S_{in}$$

$$Q_B(t+1) = M \cdot B + \bar{M} \cdot Q_A(t)$$


$$Q_C(t+1) = M \cdot C + \bar{M} \cdot Q_B(t)$$

$$Q_D(t+1) = M \cdot D + \bar{M} \cdot Q_C(t)$$

$$Mode=1 \Rightarrow (Q_A Q_B Q_C Q_D) = (A\ B\ C\ D) = 1010$$



شکل ۱ ـ ساخت شیفت‌رجیستر و بارگذاری موازی مقدار ۱۰۱۰ در لاجیسیم



شکل ۲ ـ پیاده‌سازی همان مرحله با فلیپ‌فلاپ‌ها و گیت‌های منطقی در پروتئوس

۳-۱-۳. بررسی شیفت به راست


پس از بارگذاری اولیه، با قرار دادن Mode=۰ مدار در حالت شیفت قرار گرفت و S_in به‌عنوان بیت ورودی سری به فلیپ‌فلاپ A اعمال شد؛ در هر پالس Clock، مقدار QA به QB، مقدار QB به QC و مقدار QC به QD منتقل می‌شود. وضعیت ورودی سری و مسیر شیفت راست در Logisim در شکل ۳ و رفتار متناظر مدار در Proteus در شکل ۴ دیده می‌شود.

$Q_A(t+1) = S_{in}$


$Q_B(t+1) = Q_A(t)$

$Q_C(t+1) = Q_B(t)$

$Q_D(t+1) = Q_C(t)$



شکل ۳ ـ تنظیم Mode و S_in برای شیفت به راست در لاجیسیم



شکل ۴ ـ بررسی شیفت به راست در مدار پروتئوس

۳-۱-۴. تبدیل مدار به شیفت‌رجیستر دوطرفه


در این مرحله، مسیر بارگذاری موازی حذف و مدار به شیفت‌رجیستر دوطرفه تبدیل شد؛ Mode جهت حرکت داده را تعیین می‌کند، به‌طوری‌که Mode=۰ مسیر شیفت به راست و Mode=۱ مسیر شیفت به چپ را فعال می‌کند. برای هر فلیپ‌فلاپ، دو مسیر توسط گیت‌های AND انتخاب و با OR به ورودی D اعمال می‌شوند. نسخه دوطرفه در Logisim در شکل ۵ و پیاده‌سازی متناظر آن در Proteus در شکل ۶ نشان داده شده است.

$$Q_A(t+1) = \bar{M}\cdot S_{in} + M\cdot Q_B(t)$$


$$Q_B(t+1) = \bar{M}\cdot Q_A(t) + M\cdot Q_C(t)$$

$$Q_C(t+1) = \bar{M}\cdot Q_B(t) + M\cdot Q_D(t)$$

$$Q_D(t+1) = \bar{M}\cdot Q_C(t) + M\cdot S_{in}$$



شکل ۵ ـ شیفت‌رجیستر دوطرفه در لاجیسیم




شکل ۶ ـ شیفت‌رجیستر دوطرفه در پروتئوس


۳-۲. استفاده از شیفت‌رجیستر آماده

۳-۲-۱. پیاده‌سازی با شیفت‌رجیستر آماده

برای پیاده‌سازی فشرده‌تر، همان عملکرد با شیفت‌رجیستر آماده انجام شد؛ در Logisim از بلوک SRG۴ و در Proteus از تراشه ۷۴۹۵ استفاده شد و ورودی‌های موازی، ورودی سری، Mode و Clock به ورودی‌های متناظر متصل شدند. در حالت بارگذاری، چهار بیت به‌صورت هم‌زمان در رجیستر قرار می‌گیرند و در حالت شیفت، بیت‌ها با پالس کلاک جابه‌جا می‌شوند. مدار آماده در Logisim در شکل ۷ و مدار مبتنی بر ۷۴۹۵ در Proteus در شکل ۸ نشان داده شده است.



شکل ۷ ـ استفاده از بلوک شیفت‌رجیستر آماده در لاجیسیم



شکل ۸ ـ پیاده‌سازی شیفت‌رجیستر آماده با تراشه ۷۴۹۵ در پروتئوس

۳-۲-۲ طراحی آشکارساز رشته‌های خاص

در مرحله پایانی، خروجی‌های Q_0 تا Q_3 شیفت‌رجیستر به گیت‌های منطقی اضافه‌شده متصل شدند تا چهار رشته ۱۱۰۱، ۱۱۱۰، ۰۰۱۰ و ۰۰۰۱ تشخیص داده شوند. پیاده‌سازی آشکارساز در Logisim در شکل ۹ و مدار متناظر آن در Proteus در شکل ۱۰ نشان داده شده است. با گروه‌بندی جمله‌ها به کمک خاصیت شرکت‌پذیری و سپس فاکتورگیری با خاصیت پخش‌پذیری، تابع خروجی به حاصل‌ضرب یک XNOR برای Q_0 و Q_1 و یک XOR برای Q_2 و Q_3 تبدیل می‌شود؛ بنابراین خروجی این دو گیت دقیقاً به گیت AND نهایی مدار اعمال می‌شود.


$$F = \Sigma m(1, 2, 13, 14)$$

$$F = Q.Q_1\bar{Q}_2Q_3 + Q.Q_1Q_2\bar{Q}_3 + \bar{Q}.\bar{Q}_1Q_2\bar{Q}_3 + \bar{Q}.\bar{Q}_1\bar{Q}_2Q_3$$


شرکت‌پذیری: $Q.Q_1(\bar{Q}_2Q_3 + Q_2\bar{Q}_3) + \bar{Q}.\bar{Q}_1(Q_2\bar{Q}_3 + \bar{Q}_2Q_3) = F$

پخش‌پذیری: $Q.Q_1 + \bar{Q}.\bar{Q}_1)(\bar{Q}_2Q_3 + Q_2\bar{Q}_3)) = F$

$$F = (Q. \text{ XNOR } Q_1) \cdot (Q_2 \text{ XOR } Q_3)$$



شکل ۹ ـ مدار آشکارساز رشته‌های خاص در لاجیسیم



شکل ۱۰ ـ مدار آشکارساز رشته‌های خاص با تراشه ۷۴۹۵ و گیت‌های XOR، XNOR و AND در پروتئوس

نتیجه‌گیری

در این آزمایش، تمام مراحل شیفت‌رجیستر ۴ بیتی در هر دو محیط Logisim و Proteus بررسی شد؛ ابتدا مدار در سطح فلیپ‌فلاپ و گیت، سپس به‌صورت دوطرفه و در ادامه با شیفت‌رجیستر آماده پیاده‌سازی شد. در پایان نیز تابع آشکارساز چهار رشته خواسته‌شده با ساده‌سازی بولی به ساختار XOR، XNOR و AND رسید که با گیت‌های مدار نهایی مطابقت دارد.