



آزمایشگاه مدارهای منطقی

آزمایش ۱

آشنایی با محیط‌های شبیه‌سازی



گزارش آزمایش

تهیه‌کنندگان: ستاره فروزان و کیانا امانی

هدف آزمایش


هدف این آزمایش، آشنایی با نرم‌افزارهای شبیه‌سازی مدارهای منطقی، نحوه کار با بردبورد و پیاده‌سازی مدارهای ترکیبی در سه محیط فریتزینگ، لاجی‌سیم و پروتئوس است. در بخش نخست، مدارهای ساده و زنجیره‌ای از گیت‌های NOT ساخته می‌شوند؛ در بخش دوم، جمع‌کننده کامل و جمع‌کننده/تفریق‌کننده ۴ بیتی بررسی می‌شود؛ و در بخش سوم، جمع‌کننده پیش‌نگر رقم نقلی ۴ بیتی پیاده‌سازی خواهد شد.

نرم‌افزارهای مورد استفاده: فریتزینگ، لاجی‌سیم و پروتئوس


بخش اول: ساخت مدار با Fritzing

۱. بررسی اتصالات داخلی بردبورد

در بردبورد متداول، ریل‌های تغذیه در بالا و پایین قرار دارند و سوراخ‌های هر بخش در امتداد افقی به هم متصل‌اند (شکل ۱). ناحیه مرکزی به دو قسمت تقسیم می‌شود و در هر قسمت، سوراخ‌های هر ستون کوتاه به صورت عمودی به یکدیگر متصل هستند (شکل ۲). شیار میانی برای قرارگیری تراشه‌های DIP در نظر گرفته شده است. در برخی بردبوردها ریل تغذیه در میانه قطع می‌شود؛ بنابراین بهتر است پیوستگی آن پیش از بستن مدار بررسی شود.




شکل ۱ - اتصال افقی در ریل‌های تغذیه



شکل ۲ - اتصال عمودی در ناحیه مرکزی


۲. مدار ساده شامل مقاومت، LED و باتری

در این قسمت، یک مدار سری با منبع تغذیه ۳ ولت، یک LED قرمز و مقاومت ۲۲۰ اهم روی بردبرد بسته شد (شکل ۳). مقاومت به صورت سری با LED قرار گرفت تا جریان عبوری محدود شود و از آسیب دیدن LED جلوگیری شود. پس از تکمیل اتصالات، روشن شدن LED صحت بسته شدن مدار را نشان داد.



شکل ۳ - نمایش مدار LED روی بردبرد


مدار شماتیک شکل ۳ هم در شکل ۴ میتوانیم مشاهده کنیم که اتصالات چگونه است.




شکل ۴ - شماتیک مدار سری مقاومت و LED

۳. مدار با تراشه 7404 (شش گیت NOT)

تراشه 7404 شامل شش معکوس‌کننده مستقل است. پایه ۱۴ به VCC و پایه ۷ به GND متصل می‌شود. در این آزمایش، شش گیت NOT به صورت زنجیره‌ای قرار گرفتند (شکل ۵). چون تعداد معکوس‌سازی‌ها زوج است، مقدار منطقی خروجی نهایی با ورودی اولیه برابر خواهد بود؛ یعنی برای ورودی ۰، خروجی نهایی ۰ و برای ورودی ۱، خروجی نهایی ۱ است. همچنین چگونگی اتصالات شش گیت NOT در شکل ۶ از طریق مدار شماتیک دیده می‌شود.



شکل ۵ - چیدمان مدار زنجیره‌ای شش گیت NOT روی بردبرد



شکل ۶ - شماتیک مدار با تراشه 7404


بخش دوم: ساخت مدار با Logisim

۱. جمع‌کننده کامل (Full Adder)

جمع‌کننده کامل سه ورودی A ، B و C_{in} و دو خروجی SUM و C_{out} دارد. خروجی SUM بیت حاصل جمع و C_{out} رقم نقلی خروجی است (شکل ۷). ابتدا A و B با یک گیت XOR ترکیب می‌شوند؛ سپس حاصل با C_{in} وارد گیت XOR دوم می‌شود. رقم نقلی نیز با دو گیت AND و یک گیت OR ساخته می‌شود.

$$SUM = A \oplus B \oplus C_{in}$$

$$C_{out} = A \cdot B + C_{in} \cdot (A \oplus B)$$



شکل ۷ - مدار جمع‌کننده کامل در Logisim و بررسی جدول درستی

جدول درستی جمع‌کننده کامل:

A	B	C _{in}	SUM	C _{out}
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

۲. جمع‌کننده/تفریق‌کننده ۴ بیتی

برای ساخت مدار ۴ بیتی، چهار بلوک Full Adder به یکدیگر متصل شدند (شکل ۸). ورودی کنترلی C_{in} علاوه بر نقش رقم نقلی ورودی بیت کم‌ارزش، حالت جمع یا تفریق را نیز انتخاب می‌کند. پیش از ورود هر بیت B_i به جمع‌کننده کامل، یک گیت XOR بین B_i و C_{in} قرار می‌گیرد.

$$B'_i = B_i \oplus C_{in}$$


• اگر $C_{in} = 0$ باشد، B بدون تغییر وارد می‌شود و عملیات $A + B$ انجام می‌گیرد.

• اگر $C_{in} = 1$ باشد، بیت‌های B متمم می‌شوند و با افزودن ۱ در ورودی نقلی، عملیات $A + \neg B + 1 = A - B$ به روش متمم دو انجام می‌شود.


برای تشخیص سرریز در نمایش علامت‌دار متمم دو، رقم نقلی ورودی بیت پرارزش با رقم نقلی خروجی همان بیت XOR می‌شود.

$$\text{Overflow} = C_3 \oplus C_4$$

جدول درستی این مدار نیز در شکل ۹ قابل بررسی است.




شکل ۸ - مدار جمع‌کننده/تفریق‌کننده ۴ بیتی در Logisim



شکل ۹ - بررسی عملکرد جمع‌کننده/تفریق‌کننده ۴ بیتی با جدول آزمون

بخش سوم: ساخت مدار با Proteus

در بخش پایانی، یک جمع‌کننده ۴ بیتی از نوع Carry Look-Ahead طراحی شد. هدف این ساختار، کاهش تأخیر ناشی از انتقال آیشاری رقم نقلی است. در این روش، برای هر بیت دو سیگنال تولید (Generate) و انتشار (Propagate) ساخته می‌شود و یک شبکه مرکزی، ارقام نقلی را بر اساس ورودی‌های اولیه محاسبه می‌کند (شکل ۱۰).



شکل ۱۰ - جمع‌کننده پیش‌نگر رقم نقلی ۴ بیتی در Proteus

روابط جمع‌کننده Carry Look-Ahead

برای بیت i ، سیگنال‌های انتشار و تولید به صورت زیر تعریف می‌شوند:

$$P_i = A_i \oplus B_i, \quad G_i = A_i \cdot B_i$$

رابطه حاصل‌جمع هر بیت نیز برابر است با:

$$S_i = P_i \oplus C_i$$

با در نظر گرفتن C_0 به عنوان رقم نقلی ورودی، ارقام نقلی بعدی به صورت هم‌زمان از روابط زیر به دست می‌آیند:

$$C_1 = G_0 + P_0 \cdot C_0$$

$$C_2 = G_1 + P_1 \cdot G_0 + P_1 \cdot P_0 \cdot C_0$$

$$C_3 = G_2 + P_2 \cdot G_1 + P_2 \cdot P_1 \cdot G_0 + P_2 \cdot P_1 \cdot P_0 \cdot C_0$$

$$C_4 = G_3 + P_3 \cdot G_2 + P_3 \cdot P_2 \cdot G_1 + P_3 \cdot P_2 \cdot P_1 \cdot G_0 + P_3 \cdot P_2 \cdot P_1 \cdot P_0 \cdot C_0$$

A	B	C _{in}	SUM	C _{out}
0000	0000	0	0000	0
0101	0010	0	0111	0
0000	0000	1	0001	0
0111	0001	0	1000	0
1000	1000	0	0000	1
1010	0101	1	0000	1
1111	1111	0	1110	1
1111	1111	1	1111	1

نتیجه‌گیری

در این آزمایش، کار با سه نرم‌افزار فریتزینگ، لاجی‌سیم و پروتئوس بررسی شد. مدار ساده دیود نورگسیل و زنجیره شش‌گانه گیت معکوس‌کننده در فریتزینگ، جمع‌کننده کامل و جمع‌کننده/تفریق‌کننده ۴ بیتی در لاجی‌سیم، و جمع‌کننده پیش‌نگر رقم نقلی در پروتئوس پیاده‌سازی شدند. نتایج جدول‌های درستی و آزمون‌های انجام‌شده با روابط منطقی مدارها سازگار بود.