



آزمایشگاه مدار های منطقی

آزمایش ۳



ستاره فروزان و کیانا امانی

هدف آزمایش

هدف از این آزمایش، آشنایی عملی با نحوه طراحی و پیاده‌سازی انواع شمارنده‌های دیجیتال با استفاده از فلیپ‌فلاپ‌های JK و T است. در این راستا سه نوع شمارنده مورد بررسی قرار گرفت:

۱. **شمارنده دودویی آسنکرون (ناهمزمان)** با استفاده از چهار فلیپ‌فلاپ JK/T به گونه‌ای که کلاک هر فلیپ‌فلاپ از خروجی فلیپ‌فلاپ قبلی تأمین می‌شود و امکان شمارش بالارونده/پایین‌رونده و بارگذاری موازی (Parallel Load) به آن اضافه گردید.

۲. **شمارنده دودویی سنکرون (همزمان)** با فلیپ‌فلاپ‌های JK که همگی از یک کلاک مشترک تغذیه می‌شوند و با استفاده از یک ورودی کنترلی X، جهت شمارش (صعودی از صفر تا هفت یا نزولی از هفت تا صفر) کنترل می‌شود.

۳. **شمارنده BCD** با استفاده از IC آماده ۷۴۱۹۰، برای شمارش اعداد صفر تا نه به صورت بالارونده و پایین‌رونده و نمایش خروجی روی نمایشگرهای هفت‌قطعه‌ای (7-seg LED).

هدف کلی، مقایسه رفتار و پیچیدگی مدار در روش‌های آسنکرون و سنکرون، و همچنین تجربه استفاده از IC‌های شمارنده آماده در کنار طراحی شمارنده با فلیپ‌فلاپ‌های مجزا بود. تمامی مدارها در نرم‌افزار Proteus شبیه‌سازی و شده.


شرح و پیاده‌سازی آزمایش

۱-۴ شمارنده


۱-۴-۱. شمارنده دودویی آسنکرون بالا/پایین

در این بخش از آزمایش، یک شمارنده دودویی چهاربیتی آسنکرون با استفاده از چهار فلیپ‌فلاپ JK پیاده‌سازی شد (شکل ۱). در این ساختار، هر فلیپ‌فلاپ داده مربوط به یک بیت از شمارنده را ذخیره می‌کند و با ورود پالس کلاک، مقدار جدید در آن ثبت می‌شود. برخلاف شمارنده‌های سنکرون، در این مدار کلاک تمام طبقات به‌طور همزمان اعمال نمی‌شود؛ بلکه خروجی هر فلیپ‌فلاپ به عنوان کلاک ورودی فلیپ‌فلاپ بعدی عمل می‌کند و همین موضوع ماهیت آسنکرون بودن مدار را مشخص می‌کند.

برای امکان شمارش هم به صورت صعودی و هم نزولی، دو ورودی Count Up و Count Down با یکدیگر XOR شده‌اند تا جهت شمارش تعیین شود. سپس در فاصله بین هر دو فلیپ‌فلاپ، از گیت‌های AND و OR استفاده شده است تا با ترکیب خروجی فلیپ‌فلاپ (Q یا $\bar{Q}$) با سیگنال جهت شمارش، سیگنال کلاک مناسب برای طبقه بعدی تولید شود. به این ترتیب، بسته به مقدار Count Up یا Count Down، شمارنده می‌تواند از خروجی Q یا خروجی معکوس آن ($\bar{Q}$) برای ساخت کلاک بعدی استفاده کند و در نتیجه رفتار شمارش صعودی یا نزولی به درستی شکل می‌گیرد. نمونه‌ی این رفتار برای حالت Count UP در شکل ۲ قابل مشاهده است.



شکل ۱ - شمارنده دودویی آسنکرون بالا/پایین



شکل ۲ - سه بار کلاک خوردن در حالت Count UP

۴-۲-۱. شمارنده آسنکرون بالا/پایین شمار با قابلیت مقداردهی موازی

در این آزمایش، ابتدا به شمارنده آسنکرون بالا/پایین شمار قابلیت مقداردهی موازی (Parallel Load) اضافه شد. در حالت Load با اعمال پالس کلاک، مقدار ورودی‌های موازی در فلیپ‌فلاپ‌ها ذخیره می‌شود. برای جلوگیری از تغییر ناخواسته مقدار شمارنده، منطق مدار به گونه‌ای طراحی شد که در حالت غیرفعال بودن Load، شمارنده عملکرد عادی خود را ادامه دهد.

در ادامه، قابلیت مقداردهی مستقیم و آسنکرون با استفاده از ورودی‌های Preset و Clear فلیپ‌فلاپ‌های ۷۴LS۷۶ به مدار اضافه شد (شکل ۳). با این روش، هر بیت شمارنده می‌تواند بدون نیاز به چندین پالس کلاک مستقیماً روی صفر یا یک قرار گیرد. برای هر بیت،


با توجه به مقدار ورودی (Pi) ، مسیر Preset یا Clear فعال می شود و پس از انجام مقداردهی، این ورودی ها در حالت غیرفعال قرار می گیرند تا شمارنده بتواند به عملکرد عادی خود ادامه دهد. همچنین با استفاده از گیت های منطقی از فعال شدن هم زمان Preset و Clear جلوگیری شده است. در نتیجه، مدار نهایی علاوه بر شمارش بالا و پایین، دارای قابلیت بارگذاری موازی و مقداردهی مستقیم آسنکرون نیز می باشد (شکل ۴).

عملکرد مدار بر اساس جدول زیر تعیین شد:


LOAD COUNT

عملکرد

۰	۰	شمارش رو به بالا (Up Count)
۰	۱	شمارش رو به پایین (Down Count)
۱	۰	مقداردهی موازی (Parallel Load)
۱	۱	بدون تغییر (Hold)



شکل ۳ - شمارنده آسنکرون بالا/پایین شمار با قابلیت مقداردهی موازی



شکل ۴ - ذخیره سازی موازی مقدار ۷ (۰۱۱۱) در چهار فلیپ فلاپ شمارنده با فعال بودن سیگنال LOAD و اعمال کلاک.

۲-۴. شمارنده دودویی سنکرون

در این آزمایش یک شمارنده دودویی سنکرون سه بیتی بالا/پایین با استفاده از سه فلیپ فلاپ JK طراحی و پیاده سازی می شود. هدف،

ایجاد شمارنده ای است که در هر پالس کلاک، مقدار شمارنده را سه واحد تغییر دهد (شکل ۵).

برای این مدار یک ورودی کنترلی در نظر گرفته شده است که جهت شمارش را تعیین می کند:

اگر $x=1$ باشد، شمارش به صورت صعودی انجام می شود :

$$0 \rightarrow 3 \rightarrow 6 \rightarrow 1 \rightarrow 4 \rightarrow 7 \rightarrow 2 \rightarrow 5 \rightarrow 0$$

اگر $x=0$ باشد، شمارش به صورت نزولی انجام می شود :

$$0 \rightarrow 5 \rightarrow 2 \rightarrow 7 \rightarrow 4 \rightarrow 1 \rightarrow 6 \rightarrow 3 \rightarrow 0$$

از آنجا که شمارنده سه بیتی است، خروجی آن با سه فلیپ فلاپ JK به صورت نمایش داده می شود. تمام فلیپ فلاپ ها به یک کلاک مشترک

متصل هستند؛ بنابراین تغییر وضعیت آنها هم زمان و به صورت سنکرون انجام می شود.

ابتدا جدول حالت برای هر دو جهت شمارش تشکیل داده می شود. سپس با استفاده از جدول تحریک فلیپ فلاپ JK، مقادیر ورودی های و

برای هر فلیپ فلاپ مشخص می شوند. در مرحله بعد، با استفاده از نقشه های کارنو، توابع منطقی ورودی های و ساده شده و مدار نهایی به

دست می آید.


$$J_0 = K_0 = 1$$

$$J_1 = K_1 = X.Q_0' + X'.Q_0$$

$$J_2 = K_2 = X.Q_1 + Q_1'.Q_0 + X'.Q_0'$$

جدول تحریک JK در ادامه آورده شده که با استفاده از آن می توان معادلات را استخراج کرد.

X	Q ₂	Q ₁	Q ₀	Q ₂ ⁺	Q ₁ ⁺	Q ₀ ⁺	J ₂	K ₂	J ₁	K ₁	J ₀	K ₀
1	0	0	0	0	1	1	0	—	1	—	1	—
1	0	1	1	1	1	0	1	—	—	0	—	1
1	1	1	0	0	0	1	—	1	—	1	1	—
1	0	0	1	1	0	0	1	—	0	—	—	1
1	1	0	0	1	1	1	—	0	1	—	1	—
1	1	1	1	0	1	0	—	1	—	0	—	1
1	0	1	0	1	0	1	1	—	—	1	1	—
1	1	0	1	0	0	0	—	1	0	—	—	1
0	0	0	0	1	0	1	1	—	0	—	1	—
0	1	0	1	0	1	0	—	1	1	—	—	1
0	0	1	0	1	1	1	1	—	—	0	1	—
0	1	1	1	1	0	0	—	0	—	1	—	1
0	1	0	0	0	0	1	0	1	0	—	1	—
0	0	0	1	1	1	0	1	—	1	—	—	1
0	1	1	0	0	1	1	—	1	—	0	1	—
0	0	1	1	0	0	0	0	—	0	1	—	1



شکل ۵ - شمارنده دودویی سنکرون

۳-۴. شمارنده BCD

برای پیاده سازی فشرده تر، در این آزمایش با استفاده از دو تراشه ۷۴۱۹۰ که هر کدام یک شمارنده BCD با قابلیت شمارش رو به بالا و پایین و مقداردهی اولیه هستند، یک شمارنده دو رقمی طراحی می شود که اعداد ۰ تا ۶۳ را به صورت متوالی شمارش می کند. تراشه اول وظیفه شمارش رقم یکان و تراشه دوم وظیفه شمارش رقم دهگان را بر عهده دارد (شکل ۶).

هر ۷۴۱۹۰ دارای چهار خروجی BCD است که مقدار شمارش را به صورت کد دودویی BCD تولید می کنند. خروجی های مربوط به هر دو تراشه به نمایشگرهای Seven Segment متصل می شوند تا مقدار شمارنده به صورت دهدهی قابل مشاهده باشد.


در حالت شمارش رو به بالا، شمارنده یکان از ۰ تا ۹ پیش می رود. پس از رسیدن یکان به ۹ و عبور از مرز ۹ به ۰، سیگنال Carry/Terminal Count باعث افزایش یک واحد در شمارنده دهگان می شود. بنابراین توالی شمارش به صورت زیر خواهد بود:

$$۰۰ \rightarrow ۰۱ \rightarrow ۰۲ \rightarrow \dots \rightarrow ۰۹ \rightarrow ۱۰ \rightarrow ۱۱ \rightarrow \dots \rightarrow ۵۹ \rightarrow ۶۰ \rightarrow ۶۱ \rightarrow ۶۲ \rightarrow ۶۳$$

از آنجا که محدوده موردنظر آزمایش فقط ۰ تا ۶۳ است، لازم است پس از رسیدن شمارنده به ۶۳، مقدار آن دوباره به ۰۰ برگردد. برای این کار از قابلیت Load و ورودی های مقداردهی اولیه ۷۴۱۹۰ استفاده می شود. به این ترتیب با تشخیص رسیدن شمارنده به مقدار ۶۳، مقدار ۰۰ در دو شمارنده بارگذاری شده و شمارش مجدداً از صفر آغاز می شود.

در حالت شمارش رو به پایین نیز روند به صورت معکوس انجام می شود. شمارنده از ۶۳ شروع کرده و تا ۰۰ پایین می آید:

$$۶۳ \rightarrow ۶۲ \rightarrow ۶۱ \rightarrow \dots \rightarrow ۱۰ \rightarrow ۰۹ \rightarrow \dots \rightarrow ۰۱ \rightarrow ۰۰ \rightarrow ۶۳ \rightarrow \dots$$



شکل ۶ - شمارنده BCD

نتیجه گیری

در این آزمایش، انواع شمارنده های دیجیتال به صورت عملی در نرم افزار Proteus بررسی شدند. ابتدا یک شمارنده دودویی آسنکرون بالا/پایین شمار با فلیپ فلاپ های JK ساخته شد و با افزودن ورودی های Preset و Clear، قابلیت بارگذاری موازی نیز به آن اضافه گردید. سپس یک شمارنده سنکرون سه بیتی طراحی شد که با تغییر ورودی جهت (X)، بین شمارش صعودی و نزولی جابه جا می شد. در پایان، با

استفاده از دو آی سی ۷۴۱۹۰ یک شمارنده BCD در بازه صفر تا ۶۳ ساخته شد که خروجی آن روی دو نمایشگر هفت قطعه‌ای نمایش داده می‌شد.

نتایج نشان داد شمارنده‌های سنکرون از نظر سرعت و هماهنگی برتری دارند، در حالی که شمارنده‌های آسنکرون از نظر سادگی مدار مزیت دارند. توجه به شرایط بارگذاری و بررسی رفتار مدار در نقاط مرزی شمارش، از مهم‌ترین نکات این آزمایش بود.