
제 5 장

00000 ~ 11111

```
5.1 Tavg.m.acc = 20 \times 0.9 + 200 \times (1-0.9) = 18 + 20 = 38 ns
5.2 \text{ T}(0) = 10 \times 0 + 100 \times (1-0) = 100 \text{ ns}
    T(20\%) = 10 \times 0.2 + 100 \times (1-0.2) = 2 + 80 = 82 \text{ ns}
    T(40\%) = 10 \times 0.4 + 100 \times (1-0.4) = 4+60 = 64 \text{ ns}
    T(60\%) = 10 \times 0.6 + 100 \times (1-0.6) = 6 + 40 = 46 \text{ ns}
    T(80\%) = 10 \times 0.8 + 100 \times (1-0.8) = 8 + 20 = 28 \text{ ns}
    T(100\%) = 10 \times 0.0 + 100 \times (1-0.0) = 100 \text{ ns}
5.3
(1) 000H ~ 1FFH
(2) 000H~3FFH
(3) 000H ~ FFFH
5.4
(1) 32개의 병렬연결과 2개의 직렬연결이 필요하므로 32×2 = 64 개
(2) 8개의 병렬연결과 8개의 직렬연결이 필요하므로 8×8 = 64 개
(3) 4개의 병렬연결과 16개의 직렬연결이 필요하므로 4×16 = 64 개
5.5 64M x 32
(1) 16 \times 32 = 512\%
(2) 64 \times 8 = 5127
5.6
00000 ~ 11111
5.7
000H ~ 7FFH
5.8
000000 ~ 111111
5.9
0000H ~ 1FFFH
5.10
```

000H ~ 7FFH

5.12



5.13

기억장치 칩	주소영역	주소 비트들		
	(16 진수)	$A_{15}A_{14}A_{13}A_{12} \ A_{11}A_{10}A_{9}A_{8} \ A_{7}A_{6}A_{5}A_{4} \ A_{3}A_{2}A_{1}A_{0}$		
ROM1	0000H~0FFFH	0 0 0 0 x x x x x x x x x x x x		
ROM2	1000H~1FFFH	0 0 0 1 xxxx xxxx xxx		
RAM1	8000H~87FFH	1 0 0 0 0 x x x x x x x x x x x		
RAM2	8800H~17FFH	1 0 0 0 1 x x x x x x x x x x		

5.14

(1) RAM은 2개의 병렬연결과 2개의 직렬연결이 필요하므로 2×2 = 4개 ROM은 2개의 직렬연결

(2) RAM : 2Mbyte ÷ 2 = 1Mword ROM : 1Mbyte ÷ 2 = 0.5Mword 전체 기억장치 용량 : 1.5Mword

(3)

기억장치 칩	주소영역 (16진수)	
RAM 1 & 2	000000H~0FFFFH	
RAM 3 & 4	100000H~1FFFFFH	
ROM 1	200000H~27FFFFH	
ROM 2	280000H~2FFFFFH	

5.15

$$(1) \quad \frac{7500}{15000} = 0.5 \ (50\%) \qquad (2) \quad \frac{12000}{15000} = 0.8 \ (80\%) \qquad (3) \quad \frac{13500}{15000} = 0.9 \ (90\%)$$

$$5.16 (0.85 \times 8 \text{ ns}) + (0.15 \times 100 \text{ ns}) = 21.8 \text{ ns}$$

$$5.17 \text{ Ta} = \{H \times \text{Tc}\} + \{(1 - H)) \times (\text{Tm+Tk})\}$$

 $\text{Tk} = 2\text{ns}$ 인 경우
 $\text{Ta} = (0.85 \times 8\text{ns}) + (0.15 \times 102) = 22.1\text{ns}$

$$5.18 \ 19 \, \text{ns} \ge H \times 10 \, \text{ns} + (1 - H) \times 100 \, \text{ns}$$

$$19 \ge 10H + 100 - 100H$$

 $90H \ge 100 - 19$
 $90H \ge 81$
 $H \ge 0.9$

$$(1) \frac{16K}{4} = 4K = 40967$$

$$(2) \quad \frac{16K}{8} = 2K = 20487$$

$$(3) \frac{16K}{16} = 1K = 10247$$

5.20

$$(1) \quad \frac{16K}{4} = 4K = 40967$$

(2)
$$\frac{1M}{4} = 256K = 2^{18} \text{ T}$$

(3)
$$2^{18} / 2^{12} = 2^6 = 647$$

5.21

태그(tag)	세트(set)	단어
8		1 4

5.22

·직접 사상 방식

- 장점 : 구현하는 비용이 적게 든다.
- 단점 : 각 주기억장치 블록이 적재될 수 있는 캐시 라인이 한 개 뿐이기 때문에, 프로 그램의 수행과정에서 같은 라인에 사상되는 두 개의 블록들로부터 데이터들을 번갈아 읽어 와야 한다. 따라서 그 블록들은 캐시에서 반복적으로 교체되어, 적 중률이 낮아진다.

2

·완전-연관 사상 방식

- 장점: 주기억장치 블록이 캐시의 어떤 라인으로든 적재될 수 있도록 허용함으로써 순 차적인 프로그램 세그먼트나 데이터 배열 전체가 캐시로 적재될 수 있으므로 지 역성이 높다면 적중률이 매우 높아질 것이다.
- 완전-연관 사상의 단점 : 캐시 라인들의 태그들을 병렬로 검사하기 위하여 매우 복잡하고 비용이 높은 회로를 포함해야 한다는 결정적인 단점이 있기 때문에 실제 시스템에서는 거의 사용되지 않고 있다.

- (1) 캐시 적중
- (2) 캐시 미스, 결과 = 11 'elec'
- (3) 캐시 미스, 결과 = 00 'assm'
- (4) 캐시 적중

5.24

- (1) 캐시 미스, 결과 = 110 'comp'
- (2) 캐시 미스, 결과 = 011 'move'
- (3) 캐시 적중
- (4) 캐시 미스, 결과 = 000 'hand'

5.25

(라인의 수가 2개인 경우),
$$H = \frac{2}{11}$$

(라인의 수가 4개인 경우),
$$H = \frac{6}{11}$$

5.26

- (1) FIFO, 라인 수 2개 = 3/12 = 1/4
- (2) FIFO, 라인 수 4개 = 5/12
- (3) LRU 알고리즘, 라인 수 2개 = 5/12
- (4) LRU 알고리즘, 라인 수 4개 = 6/12

5.27

(1) Write-through

쓰기평균: 200ns

평균 기억장치 엑세스 시간 : 0.6 × 56ns + 0.4 × 200ns = 113.6ns

(2)Write-back

$$0.8 \times 20 \text{ns} + 0.2 \times (200 \text{ns} + 0.3 \times 200 \text{ns}) = 16 + 52 = 68 \text{ns}$$

5.28

식 5-6: Ta =
$$H_1 \times T_{L1}$$
 + $(H_2 - H_1) \times T_{L2}$ + $(1-H_2) \times Tm$
Ta = $0.6 \times 2ns$ + $(0.85 - 0.6) \times 20ns$ + $(1-0.85) \times 200ns$
= 1.2 + 5 + 30 = $36.2ns$

5.29

식 5-7 : Ta =
$$H_1 \times T_{L1}$$
 + $(1-H_1)H_2 \times T_{L2}$ + $\{1-H_1-(1-H_1)H_2\} \times Tm$ Ta = $0.6 \times 2ns$ + $(0.4) \times 0.85 \times 20ns$ + $\{1-0.6-(0.4\times0.85)\} \times 200ns$

$$= 1.2 + 6.8 + 12 = 20$$
ns

DDR SDRAM : 데이터 폭 = 64bits = 8bytes 대역폭(초당 데이터 전송량) = 버스 폭 × 클록 주파수

- (1) 8bytes \times 100MHz \times 2 = 1600 Mbytes/sec
- (2) 2656 Mbytes/sec
- (3) 3200 Mbytes/sec

5.31

- (1) 8bytes \times 133MHz \times 4 = 4256 Mbytes/sec
- (2) 6400 Mbytes/sec
- (3) 8512 Mbytes/sec

5.32

5ns × 4사이클 + (2 × 5ns) = 30ns

5.33

1Gx4 경우,

- (a) 구성 불가 (64비트 데이터 입출력 불가능)
- (b) 구성 불가 (각 면당 64비트 데이터 입출력 불가능)
- (c) $(1Gx4) \times 16$ 개 = 8 GBytes

512Mx8 경우,

- (a) $(512M\times8)\times8$ 케 = 4 GBytes
- (b) {(512M×8) × 8개} × 2면 = 8 GBytes
- (c) $(512M \times 8) \times 16$ 개 = 8 GBytes