INSTITUT MINES-TÉLÉCOM INSTITUT POLYTECHNIQUE DE PARIS TÉLÉCOM PARIS

Exercice #1

Student name: Ben Mbarek Youssef

Course: *Architectures numériques et programmation des FPGA (SE204)*Due date:

Exercice

On veut simuler un système composé:

- un générateur d'horloge,
- un registre,
- un incrémenteur.

Avec;

- 50MHz de fréquence d'horloge,
- 15ns de temps de propagation.

Simulez «à la main» la description suivante:

		m-à-j				m-à-j		m-à-j
	0 ns		↑clk			->	15 ns	
init	Δ_0		Δ_1	->	->	Δ_1	Δ_2	
	P_0		P ₁	P ₂	P ₃		P ₃	
H(x,x)	(x,0)	(0,0)	(0,1)	-	-	(1,1)	(1,1)	(1,1)
D(x,x)	(x,0)	(0,0)	-	-	(0,0)	(0,0)	(0,1)	(1,1)
Q(x,x)	(x,x)	(x,x)	-	(0,0)	-	(0,0)	(0,0)	(0,0)