# 基于 SIMD 的卷积神经网络的并行化研究

姓名: 李林宇 学号: 2120210452

## 1. 问题分析

我的期末研究报告的题目是对卷积操作进行相关的并行化研究。在卷积神经网络中,卷积层的功能是对输入数据进行特征提取,其内部包含多个卷积核,组成卷积核的每个元素都对应一个权重系数和一个偏差量,类似于一个前馈神经网络的神经元。卷积层内每个神经元都与前一层中位置接近的区域的多个神经元相连,区域的大小取决于卷积核的大小,在文献中被称为"感受野",其含义可类比视觉皮层细胞的感受野。卷积核在工作时,会有规律地扫过输入特征,在感受野内对输入特征做矩阵元素乘法求和并叠加偏差量。在卷积神经网络中,卷积层负责提取局部空间特征,并负责完成大部分计算繁重的工作。因此,想要提升卷积神经网络的性能,一个很重要的方法是提升卷积操作的性能。在这次实验中,我做的主要工作是利用 SIMD 来对卷积操作进行并行化。

本次实验报告对应的项目 Git 地址为: <u>ParallelHomework/SIMD Parallel</u> at main • youxihol/ParallelHomework (github.com)

## 2. SIMD 算法设计以及代码实现

### 2.1 卷积操作的实现

研究过程中需要针对卷积操作不断做优化,因此在研究的最开始阶段,本文作者将首先用 C++语言自行实现一个卷积操作,以此作为后续所有实验的基础。一个简单的串行实现方式如下所示:

### 2.2 卷积操作的 SIMD 优化

Intel CPU 中有一类被称为 SIMD 的指令集,包括 SSE、SSE2、AVX,可一次批量执行更多的计算,从而有效提升 CNN 推理的计算性能。这一次编程作业,

我以 SIMD 作为主题,尝试优化卷积神经网络。在 2.1 节中所述的卷积操作中,我们的核心运算是输入图像和卷积核的点乘操作,该操作是可以向量化的。我们可以利用 SIMD,一次送入输入图像中的四个像素点和卷积核中的四个像素点,对他们做点乘求和操作。

## 2.3 卷积操作的 SIMD 优化的代码实现—x86 架构

我们用 SSE 来做 x86 架构下的 SIMD 优化,核心代码(采用 SSE 进行优化的部分已标红)如下所示:

```
void conv simd() {
    m128 t1, t2, s;
    //Calculate
    outputHeight = inputHeight - kernelHeight + 1;
    outputWidth = inputWidth - kernelWidth + 1;
    for (int i = 0: i < output Height: i++) {
        for (int j = 0; j < output Width; <math>j++) {
            float temp = 0;
            s = mm setzero ps();
            for (int c = 0; c < channels; c++) {
                 for (int k = 0; k < kernelHeight; k++) {
                     for(int t = kernelWidth - 4; t \ge 0; t = 4) {
                         t1 = mm loadu ps(input[c][i+k]+j+t);
                         t2 = mm loadu ps(kernel[c][k]+t);
                         t1 = mm mul ps(t1, t2);
                         s = _{mm}add_{ps}(s, t1);
                     }
                     for (int t = (kernelWidth \% 4) - 1; t \ge 0; t \longrightarrow 
                          temp += input[c][i+k][j+t] * kernel[c][k][t];
                 }
            }
            s = mm \text{ hadd ps}(s, s);
            s = mm \text{ hadd ps}(s, s);
             _mm_store_ss(result[i]+j, s);
            result[i][j] += temp;
        }
```

### 2.4 卷积操作的 SIMD 优化的代码实现—arm 架构

我们用 Neon 来做 arm 架构下的 SIMD 优化,核心代码(采用 Neon 进行优化的部分已标红)如下所示:

```
void conv_simd() {
    float32x4_t t1, t2, s;
    float32x2 t s1, s2;
```

```
//Calculate
    outputHeight = inputHeight - kernelHeight + 1;
    outputWidth = inputWidth - kernelWidth + 1;
    for (int i = 0; i < output Height; i++) {
        for (int j = 0; j < output Width; <math>j++) {
            float temp = 0;
            s = vdupq_n_f32(0.0);
            for (int c = 0; c < channels; c++) {
                for(int k = 0; k < kernelHeight; k++) {
                     for (int t = kernelWidth - 4; t \ge 0; t = 4) {
                         t1 = v1d1q f32(input[c][i+k]+j+t);
                         t2 = v1d1q_f32(kerne1[c][k]+t);
                         t1 = vmulq f32(t1, t2);
                         s = vaddq_f32(s, t1);
                    }
                    for (int t = (kernelWidth \% 4) - 1: t \ge 0: t--) {
                         temp += input[c][i+k][j+t] * kernel[c][k][t];
                }
            }
            s1 = vget low f32(s);
            s2 = vget high f32(s);
            s1 = vpadd f32(s1, s2);
            s1 = vpadd f32(s1, s1);
            vst1 lane f32(result[i]+j, s1, 0);
            result[i][j] += temp;
}
```

## 3. 实验和结果分析

#### 3.1 实验环境

本次实验中涉及到的 x86 环境的 CPU: Intel Core i7-10700K 本次实验中涉及到的 Arm 环境: 鲲鹏服务器

由于条件并不严格相同,因此虽然在本次实验中,我分别基于不同架构做了实验,但是我们仍然不将不同架构的数据做对比分析。(因为我们无法说明性能差异是 CPU 本身性能所带来的,还是由于架构所带来的)但从后续的实验数据分析的过程中,我们仍然可以很清晰地看到不同架构对于加速比的影响。

#### 3.2 在 x86 架构上探究 SSE 并行优化的加速比

我们首先在 x86 架构上来探究 SSE 优化的效果。在这样的实验中,我们首先将卷积核的大小固定为 4\*4,输入图片均选择灰度图像 (通道数固定为 1),然后调整输入图片的大小,比对使用 SSE 和不使用 SSE 的情况下的运行时间,每组实

验重复 100 次,然后计算总时间,以此来减小波动带来的误差。实验结果如表 1 所示。从表 1 中我们可以看出,在卷积核的大小为 4\*4 的时候,加速比基本上在 1.1 左右,加速效果并不是特别明显。造成这种现象的原因主要是卷积核大小较小,卷积操作数量并不够多。因此,我们控制其他条件不变,将卷积核大小扩大为 64\*64,再来进行一组实验,实验结果如表 2 所示。从表 2 中我们可以看到,加速效果相对来说更为显著,加速比在 2 左右。可以想见,随着问题规模的逐渐增大,随着卷积操作的次数逐渐增多,SIMD 的优化效果会非常显著。

表 1 x86 架构上的测试结果, 卷积核大小为 4\*4

输入图片大小	重复次数	串行执行总时间	并行执行总时间	加速比
10*10	100	0. 221ms	0.200ms	1. 105
20*20	100	1.279ms	1.179ms	1. 084817642
30*30	100	3. 284ms	2.837ms	1. 157560804
40*40	100	6. 226ms	5.316ms	1. 171181339
50*50	100	9.698ms	8.546ms	1. 134799906
60*60	100	14.278ms	12.745ms	1. 120282464
70*70	100	19.769ms	20.881ms	0. 946745846
80*80	100	26.032ms	23.076ms	1. 128098457
90*90	100	33.613ms	35.080ms	0. 9581813
100*100	100	42.061ms	37.008ms	1. 136538046
200*200	100	170.633ms	153.180ms	1. 113937851
300*300	100	391.179ms	350.447ms	1.116228702
400*400	100	711.585ms	620.097ms	1. 147538208
500*500	100	1.111s	974.427ms	1. 140157241
600*600	100	1.604s	1.411s	1. 136782424
700*700	100	2. 169s	1. 920s	1. 1296875
800*800	100	3. 263s	2. 521s	1. 294327648
900*900	100	4. 149s	3. 191s	1.300219367
1000*1000	100	5. 248s	3. 953s	1. 327599292
5000*5000	100	128. 947s	99. 226s	1. 299528349
10000*10000	100	546. 241s	396. 311s	1. 378314001

表 2 x86 架构上的测试结果, 卷积核大小为 64\*64

输入图片大小	重复次数	串行执行总时间	并行执行总时间	加速比
100*100	10	150.901ms	78.663ms	1.918322464
200*200	10	2. 052s	1.037s	1. 978784957
300*300	10	6. 139s	3. 114s	1. 971419396
400*400	10	12. 376s	6.300s	1.96444444
500*500	10	20.837s	10.617s	1.962607139
600*600	10	31. 527s	15. 941s	1. 977730381
700*700	10	44. 444s	22. 462s	1.978630576
800*800	10	59. 386s	30.019s	1.978280422
900*900	10	76. 535s	38. 791s	1.973009203

1000*1000   10   95.920s   48.648s   1.971715
---

## 3.3 在 Arm 架构上探究 Neon 并行优化的加速比

接下来,我们借助鲲鹏服务器,来研究在 Arm 架构上使用 Neon 进行并行优化的效果。在这样的实验中,我们将卷积核的大小固定为 64\*64,输入图片同样选择灰度图像(通道数固定为 1),调整输入图片的大小,比对使用 Neon 优化和不使用 Neon 优化的运行时间。实验结果如表 3 所示。从表 3 中我们可以看到,arm 架构下采用 Neon 进行并行优化的加速比接近 4.

输入图片大小	串行执行时间	并行执行时间	加速比
100*100	8ms	2ms	4
200*200	121ms	30ms	4. 033333
300*300	354ms	92ms	3. 847826
400*400	716ms	187ms	3. 828877
500*500	1207ms	312ms	3. 86859
600*600	1817ms	472ms	3. 849576
700*700	2560ms	663ms	3. 861237
800*800	3425ms	893ms	3. 835386
900*900	4412ms	1146ms	3. 849913
1000*1000	5533ms	1437ms	3. 850383
5000*5000	154. 248s	40. 119s	3. 844762
10000*10000	626. 160s	162. 419s	3. 855214

表 3 arm 架构上的测试结果, 卷积核大小为 64\*64

# 4. 总结

在本次实验中,我们分别针对 x86 架构和 Arm 架构采用了 SSE 和 Neon 来对 其上运行的卷积操作进行并行优化,加速效果非常明显。此外,从实验数据中我 们可以看到在卷积核大小为 64\*64 的灰度图像的假设下,基于 SSE 做优化的并行 加速比大致为 2 左右,而基于 Neon 做优化的并行加速比大致为 4 左右,可以很 清晰地看出不同架构、指令集对于并行优化效果的影响。本次实验也为期末报告 中的卷积操作的并行优化的相关综合性研究做好了铺垫。