# 中国科学院大学 《计算机组成原理(研讨课)》实验报告

姓名_	韦欣池	学号	2022K8009907004	_ 专业 .	计算机科学与技术
实验项目组	扁号 <u>4</u>	实验名称_	定制 R	ISC-V	功能型处理器设计

- 注 1: 撰写此 Word 格式实验报告后以 PDF 格式保存 SERVE CloudIDE 的 /home/serve-ide/cod-lab/reports 目录下 (注意: reports 全部小写)。文件命名规则: prjN.pdf, 其中 prj 和后缀名 pdf 为小写, N 为 1 至 4 的阿拉伯数字。例如: prj1.pdf。PDF 文件大小应控制在 5MB 以内。此外,实验项目 5 包含多个选做内容,每个选做实验应提交各自的实验报告文件,文件命名规则: prj5-projectname.pdf,其中 "-" 为英文标点符号的短横线。文件命名举例: prj5-dma.pdf。具体要求详见实验项目 5 讲义。
- 注 2: 使用 git add 及 git commit 命令将实验报告 PDF 文件添加到本地仓库 master 分支,并通过 git push 推送到实验课 SERVE GitLab 远程仓库 master 分支(具体命令详见实验报告)。
- 注 3: 实验报告模板下列条目仅供参考,可包含但不限定如下内容。实验报告中无需重复描述讲义中的实验 流程。
- 一、逻辑电路结构与仿真波形的截图及说明(比如 Verilog HDL 关键代码段 {包含注释}及其对应的逻辑电路结构图、相应信号的仿真波形和信号变化的说明等)
- 支持 RV32I 的功能型处理器设计。

本次实验的任务是将 MIPS 指令集改成 RV32I,并实现其中的 37 条指令,指令数量比 MIPS 少。首先要做的是对 RV32I 中的这 37 条指令编写新的译码表:

指令类型	序号	指令名			指令码				指令含义
指令央望	17.5	111.5.50	funct7(31:25)	rs2(24:20)	rs1(19:15)	funct3(14:12)	rd(11:7)	opcode(6:0)	11令音义
	1	add	0000000			000			rd <- rs1 + rs2
	2	sub	0100000			000			rd <- rs1 - rs2
	3	and				111			rd <- rs1 && rs2 (逻辑与运算)
	4	or				110			rd <- rs1    rs2 (逻辑或运算)
D 00	5	xor		rs2		100	,	0110011	rd <- rs1 ^ rs2 (逻辑异或运算)
R-Type	6	sll	0000000	rs2	rs1	001	rd	0110011	rd <- rs1 << rs2(逻辑左移)
	7	slt				010			rd <- (rs1 < rs2) (有符号比较, 小于[rd]置1, 大于等于[rd]置0)
	8	sltu				011			rd <- (rs1 < rs2) (无符号比较, 小于[rd]置1, 大于等于[rd]置0)
	9	srl				101			rd <- rs1 >> rs2(逻辑右移)
	10	sra	0100000			101			rd <- rs1 >> rs2(算数右移)
指令类型	序号	指令名			指令码				指令含义
担令失至	かち	相交布	imm[11:0](31:20)		rs1(19:15)	funct3(14:12)	rd(11:7)	opcode(6:0)	加辛古人
	11	addi				000			rd <- rs1 + imm
	12	slti				010			rd <- (rs1 < imm) (有符号比较,小于[rd]置1,大于等于[rd]置0)
	13	sltiu			ĺ	011		0010011	rd <- (rs1 < imm) (无符号比较,小于[rd]置1,大于等于[rd]置0)
	14	xori		imm[11:0]		100	rd	0010011	rd <- rsl ^ imm
	15	ori				110			rd <- rs1    imm
	16	andi	i [11			111			rd <− rs1 && imm
	17	1b	11111[11			000			rd <- M[rs1 + imm][7:0](符号位扩展)
	18	1h				001			rd <- M[rs1 + imm][15:0] (符号位扩展)
I-Type	19	1w				010		0000011	rd <- M[rs1 + imm][31:0]
	20	1bu				100			rd <- M[rs1 + imm][7:0](零扩展)
	21	1hu				101			rd <- M[rs1 + imm][15:0] (零扩展)
	22	jalr				000		1100111	rd <- PC + 4; PC <- rs1 + imm
	序号	指令名			指令码				指令含义
			funct7(31:25)	shamt (24:20)	rs1(19:15)	funct3(14:12)	rd(11:7)	opcode(6:0)	
	23	slli	0000000			001			rd <- rs1 << inm[4:0](逻辑左移)
	24	srli		shamt	rs1	101	rd	0010011	rd <- rs1 >> imm[4:0](逻辑右移)
	25	srai	0100000			101			rd <- rs1 >> imm[4:0](算数右移)

图 1: R-Type 和 I-Type 类型指令

指令类型	序号	指令名			指令码			指令含义	
相受失望			imm[11:5](31:25)	rs2(24:20)	rs1(19:15)	funct3(14:12)	imm[4:0](11:7)	opcode (6:0)	指令百人
	26	sb				000			M[rs1 + imm][7:0] <- rs2[7:0]
S-Type	27	sh	imm[11:5]	rs2	rs1	001	imm[4:0]	0100011	M[rs1 + imm] [15:0] <- rs2[15:0]
	28	SW				010			M[rs1 + imm][31:0] <- rs2[31:0]
指令类型	序号	指令名			指令码				指令含义
相受失望	かち	相学術	imm[12 10:5](31:25)	rs2(24:20)	rs1(19:15)	funct3(14:12)	imm[4:1 11](11:7)	opcode (6:0)	指令百人
	29	beq			rsl	000		1100011	if rs1 == rs2, then PC += imm
	30	bne		rs2		001	imm[4:1 11]		if rs1 != rs2, then PC += imm
D	31	blt	imm[12 10:5]			100			if rsl < rs2, then PC += imm
B-Type	32	bge				101			if rs1 >= rs2, then PC += imm
	33	bltu				110			if rs1 < rs2, then PC += imm (无符号比较)
	34	bgeu				111			if rs1 >= rs2, then PC += imm (无符号比较)
指令类型	序号	HS A At			指令码				指令含义
指令失望	<b>丹</b> 专	ド号 指令名		imm[31:12](3	31:12)		rd(11:7)	opcode (6:0)	相令古人
11. m	35	lui			0.7			0110111	rd <- imm << 12
U-Type	36	auipc		imm[31:1	2]		rd	0010111	rd <- PC + (imm << 12)
指令类型	nte EI	H5 A A4			指令码				#1.6.4.N
指令英型	序号	指令名	iı	mm[20 10:1 11 19	:12] (31:12)		rd(11:7)	opcode (6:0)	指令含义
.I-Tvpe	37	ial		imm[20 10:1 1]			rd	1101111	rd <- PC + 4; PC += imm

图 2: S B U J Type 类型指令

然后我们需要做的就是将需要修改的代码进行修改。

第一个需要修改的地方是状态转移图的部分,根据讲义要求,我们需要分支指令在执行阶段(更新 PC 值)后立即进入下一条指令的取指阶段。并且 R-Type 类型指令在执行阶段后进入 WB 阶段。下图为修改后的状态转移图:




图 3: 状态转移图

对应的代码部分的修改为:

```
case(current_state)
INIT: next_state = IF;
IF: begin
if(Inst_Req_Ready)
         if(Inst_Valid)
   next_state = ID;
    end
ID: begin
    next_state = EX;
     next_state = ST;
else if(ins == `I && opcode[6:4] == 3'b0) //I-Type Load指令
        else
  next_state = IF;
         if(Mem_Req_Ready)
    next_state = RDW;
            next state = LD:
    end
ST: begin
if(Mem_Req_Ready)
         next_state = IF;
else
      if(Read_data_Valid)
    next_state = WB;
    next_state = wu;
else
next_state = RDW;
end
WB: next_state = IF;
default:
next_state = current_state;
endcase
```

图 4: 状态转移图部分代码

然后是组合逻辑部分的代码修改,我增加了 ins 变量用于表示指令的种类,同时宏定义了 ALU 的各类操作:

```
1 //宏定义各类指令类型
2 `define R 3'b000
3 `define I 3'b001
4 `define S 3'b010
  `define B 3'b011
6 `define U 3'b100
7 `define J 3'b101
9 //宏定义ALU的各种操作
10 `define AND 3'b000
11 `define OR 3'b001
12 `define ADD 3'b010
13 `define SUB 3'b110
14 `define SLT 3'b111
15 `define XOR 3'b100
16 `define SLTU 3'b011
```

图 5: 宏定义部分

按照 RV32I 的指令操作码的格式进行重新划分,并且按照指令集讲义中的要求将各类指令的立即数进行了扩展:

图 6: 操作码的划分及立即数的扩展

31 3	30	20 1	9 1	2	11	10	5	4 1	0	
	_	$-\inf[31]$	_			inst[30:2	5]	inst[24:21]	inst[20]	I-immediate
	_	$-\inf[31]$	_			inst[30:2	5]	inst[11:8]	inst[7]	S-immediate
	— ins	t[31] —		i	nst[7]	inst[30:2	5]	inst[11:8]	0	B-immediate
inst[31]	inst[30:	20]	inst[19:12]			_	_ (	0 —		U-immediate
— i	inst[31] —		inst[19:12]	ir	nst[20]	inst[30:2	5]	inst[24:21]	0	${\it J-immediate}$

Figure 2.4: Types of immediate produced by RISC-V instructions. The fields are labeled with the instruction bits used to construct their value. Sign extension always uses inst[31].

#### 图 7: 立即数的扩展要求

由于指令的含义和数量与 MIPS 不同,因此我们需要重新确定各条指令是否需要进行 ALU 运算/Shift 运算 以及需要具体用到哪个 ALU/Shift 操作:

```
1 //ALU操作
2 assign ALUop = ({3{(ins == `I || ins == `R) && funct3 == 3'b111}} & `AND) | //AND/ANDI操作
3 ((3{(ins == `I || ins == `R) & funct3 == 3'b112}) & `OR) | //ORDI操作
4 ((3{(ins == `R && funct3 == 3'b8 & funct7[5] == 1'b0) || //ADDI/LB/JALR操作
5 (ins == `I && funct3 == 3'b0 || //ADDI/LB/JALR操作
6 (ins == `U && opcode[6.4] == 3'b081) || (ins == `1)}} & `ADD) |//ADIPC/JAL操作
7 (ins == `U && opcode[4.4] == 3'b081) || (ins == `1)}} & `ADD) |//ADIPC/JAL操作
8 ((3{(ins == `R && funct3 == 3'b01) || (ins == `1 && funct3 == 3'b08 & funct7[5]) || //SEQ/BNE操作
10 ((3{(ins == `R && funct3 == 3'b01) || (ins == `1 && funct3 == 3'b01 && opcode[4]) || //SLT/SLTI操作
11 (ins == `B && funct3 == 3'b01) || (ins == `I && funct3 == 3'b01 && opcode[4])}} & `XOR) |//XOR/XORI操作
12 ((3{(ins == `R && funct3 == 3'b01) || (ins == `I && funct3 == 3'b01 && opcode[4])}} & `XOR) |//XOR/XORI操作
13 ((3{(ins == `R && funct3 == 3'b01) || (ins == `I && funct3 == 3'b01 && opcode[4])}} & `XOR) |//XOR/XORI操作
14 (ins == `B && funct3[2:1] == 2'b11)}} & `SLTU); //BLTU/BGEU操作
15 ((3(ins == `T) || (ins == `U && opcode[5] == 1'b0)) ? PC_current
16 : RF_rdata1; //ĬJAL/AUIPC操作 , 则输入为PC_current , 否则正常输入
17 assign ALU_A = (ins == `T) ? I_extend //I_Type/操作
20 : (ins == `T) ? I_extend //I_Type/操作
21 : (ins == `T) ? I_extend //J_Type/操作
22 : (ins == `T) ? J_extend //J_Type/操作
23 : (ins == `T) ? J_extend //J_Type/操作
24 : 32'b0; //Xekfe
```

图 8: ALU 操作部分代码

图 9: Shifter 操作部分代码

需要注意的是,在 MIPS 指令集中的移位操作,移位器的两个输入分别是 RF\_data2 和 Shifter\_B,但是在 RV32I 中第一个输入应该是 RF\_data1,这是因为 RV32I 的移位操作是将 rs1 寄存器中的内容左移或右移 rs2 寄存器中的低五位或者立即数的低五位,然后再存到 rd 寄存器中的。

```
1 shifter shifter_module(
2    .A(RF_rdata1),
3    .B(Shifter_B),
4    .Shiftop(Shiftop),
5    .Result(Shift_result)
6 );
```

图 10: Shifter 接口

除此之外,我们还需要修改跳转类指令,其中只需要修改 Jump 类型的两个指令即可,Branch 类型的指令无需修改,只需要进行变量名称的替换即可。

对于 JAL 和 JALR 两条指令,在指令集将一直的介绍如下图:

#### **Unconditional Jumps**

The jump and link (JAL) instruction uses the J-type format, where the J-immediate encodes a signed offset in multiples of 2 bytes. The offset is sign-extended and added to the pc to form the jump target address. Jumps can therefore target a  $\pm 1$  MiB range. JAL stores the address of the instruction following the jump (pc+4) into register rd. The standard software calling convention uses x1 as the return address register and x5 as an alternate link register.

Plain unconditional jumps (assembler pseudo-op J) are encoded as a JAL with rd=x0.




图 11: JAL 指令

The indirect jump instruction JALR (jump and link register) uses the I-type encoding. The target address is obtained by adding the 12-bit signed I-immediate to the register rs1, then setting the least-significant bit of the result to zero. The address of the instruction following the jump (pc+4) is written to register rd. Register x0 can be used as the destination if the result is not required.

31	20 19 15	5 14 12	11 7	6	0
$\mathrm{imm}[11:0]$	rs1	funct3	rd	opcode	
12	5	3	5	7	
offset[11:0]	base	0	dest	$_{ m JALR}$	

图 12: JALR 指令

这里需要注意的一点是,JALR 指令要求将跳转地址的最后一位变为 0,因此我这里首先求出 RF\_data1 和 I\_extend 的和,然后再将其最低位置为 0:

图 13: Jump 类指令部分代码

剩下的内存读写操作,由于 RV32I 指令数量比 MIPS 少了几条,相同的指令没有变化,因此只需要将少的那几条指令删掉即可。

值得注意的是,RV32I 新增的 U-Type 指令中除了 MIPS 的 LUI 指令之外,还增加了 AUIPC 指令,其含义 是将当前 PC 的值加上左移 12 位的立即数的和存放到 rd 寄存器中,与 LUI 类似,只是多了加上 PC 的值这一内容。

# 二、 实验过程中遇到的问题、对问题的思考过程及解决方法(比如 RTL 代码中出现的逻辑 bug,逻辑仿真和 FPGA 调试过程中的难点等)

#### • 支持 RV32I 的功能型处理器设计。

本实验的内容较少,只需要仿照实验二的步骤,重新编写 RV32I 的指令译码表,然后将实验三的 custom\_cpu 代码进行复用并修改即可。

不过在实验过程中还是遇到了一些 bug,下面将具体说明。

主要的问题是没有仔细看 RISCV 指令集讲义而产生的错误

对于移位器的部分,我发现了需要将 Shifter\_A 的接口改为 RF\_data1,但是没有发现 Shifter\_B 的值应该是 rs2 存储的值的第五位,而是理所当然的将五位地址号 rs2 作为偏移量。因为在 MIPS 指令集的移位器操作数 B 是操作码中的 sa 字段,其位置与 RV32I 的 rs2 字段相同。然后导致了写入 rd 寄存器的内容错误,从而导致了后面读写操作的错误,由于测试过程是具体的例子,因此只在具体的操作才会比较自己的结果和参考结果,这样就导致了我以为是 S-Type 内存写操作出了问题,但是我在检查之后发现 S-Type 类型操作没有问题,然后经过仔细查看波形以及对应的结果,终于发现了是 SLL 操作出了问题:




图 14: SLL 操作波形

从图中可以看到,当 opcode 为 7'b0110011, funct3 为 3'b001 时,对应的指令为 SLL,当 current\_state 为 3'h010 时,即处于 EX 阶段时,写入 rd 寄存器的数据应该是 8'h40000000,但我的结果却是 8'h00002000,在定位 到是 SLL 指令错误之后,我才去仔细阅读了对应的 SLL 操作的部分,发现了应当是偏移 rs2 寄存器中的值的后 五位。

3	1 25	5 24 20	0 19 1	5 14 12	2 11	7 6	0
	funct7	rs2	rs1	funct3	rd	opcode	
	7	5	5	3	5	7	
	0000000	src2	$\operatorname{src}1$	ADD/SLT/SLT	$_{ m U}$ dest	OP	
	0000000	src2	$\operatorname{src}1$	AND/OR/XOR	dest	OP	
	0000000	src2	$\operatorname{src}1$	SLL/SRL	$\operatorname{dest}$	OP	
	0100000	$\mathrm{src}2$	$\operatorname{src}1$	SUB/SRA	$\operatorname{dest}$	OP	

ADD and SUB perform addition and subtraction respectively. Overflows are ignored and the low XLEN bits of results are written to the destination. SLT and SLTU perform signed and unsigned compares respectively, writing 1 to rd if rs1 < rs2, 0 otherwise. Note, SLTU rd, x0, rs2 sets rd to 1 if rs2 is not equal to zero, otherwise sets rd to zero (assembler pseudo-op SNEZ rd, rs). AND, OR, and XOR perform bitwise logical operations.

SLL, SRL, and SRA perform logical left, logical right, and arithmetic right shifts on the value in register rs1 by the shift amount held in the lower 5 bits of register rs2.

图 15: R-Type 指令

# 三、 实验所耗时间

在课后, 你花费了大约\_\_\_\_\_8\_\_\_\_小时完成此次实验。

### 四、实验思考与心得

#### • RISC-V/MIPS 指令集性能分析对比。

对于两种指令集的性能分析对比,我们通过性能计数器的结果进行比较:

MIPS	15pz	bf	dinic	fib	md5	qsort	queen	sieve	ssort
时钟周期数	527325394	46342677	1715247	179418637	404451	712898	6827222	1191704	52490821
指令数	5287711	559049	19326	2525722	5227	8339	80856	16478	728289
RISCV	15pz	bf	dinic	fib	md5	qsort	queen	sieve	ssort
时钟周期数	522802366	38811687	1479194	181088157	384627	786885	6885618	744437	44725243
指令数	5224458	452831	16668	2549502	4892	9457	81467	10172	619022
时钟周期数提升	0.86%	16. 25%	13. 76%	-0. 93%	4.90%	-10.38%	-0.86%	37. 53%	14. 79%
指令数提升	1. 20%	19.00%	13.75%	-0. 94%	6.41%	-13.41%	-0.76%	38. 27%	15.00%
平均时钟周期数提升	8. 44%								
平均指令数提升	8. 72%								

图 16: 两种指令集性能计数器比较

从图中可以看到,对于这九个 microbench,有六个测试 RISC-V 指令集比 MIPS 指令集效率更高,而弱于 MIPS 指令集的只有三个测试,其中 Fibonacci 和 Queen 这两个测试仅仅相差不到 1%,只有 qsort 测试 RISC-V 的效率明显低于 MIPS 指令集,然后从平均时钟周期和平均指令数的提升来看,达到了 8.5% 左右,性能提升还是较为明显的。

对于其中的原因,可能是由于 RISC-V 的指令更加规整,且更加简单,所以相较于 MIPS 更容易进行译码。 RISC-V 支持多种立即数格式,使得不同类型的操作能够更高效地利用立即数,减少了额外的指令开销。此外,在 修改指令的过程中,我发现 RISC-V 的加载和存储指令设计更加简单和高效,减少了地址计算和寄存器访问的开 销。

而对于极少数的操作效率低于 MIPS, 可能是某些特定操作在 MIPS 中有更优化的指令实现, 而在 RISC-V 中可能需要多个指令组合才能完成, 从而导致效率略低。

## 1 Instruction set

One of the most obvious differences between RISC-V and MIPS is the size and complexity of their instruction sets. RISC-V has a modular and scalable instruction set, which means that it consists of a small and simple core set of instructions (called the base ISA) and several optional extensions that add more functionality and features (such as floatingpoint, vector, or cryptography operations). MIPS, on the other hand, has a larger and more fixed instruction set, which includes some complex and irregular instructions that are not present in RISC-V (such as loadlinked/store-conditional, branch-likely, or multiply-accumulate). While RISC-V aims to be minimal and flexible, MIPS aims to be comprehensive and stable.

图 17: 两种指令集指令格式的区别

此外, RISC-V 指令集的每个字段表示的内容固定, 有利于简化解码器的设计。例如, 立即数的高位和低位可能需要放在不同的位置, 以便与其他字段(如操作码、寄存器编号等)分开, 从而简化硬件电路。这也是为什么不同类型指令的立即数要分块放置的原因。