



ELE344

CONCEPTION ET ARCHITECTURE DE PROCESSEURS

PROJET 2

CONCEPTION D'UN PROCESSEUR MIPS MONOCYCLE

Hachem Bensalem, PhD Candidate
Yves Blaquière, Prof

Projet 2: Conception d'un Processeur MIPS monocycle






Fig.1 : MIPS monocycle

Projet 2: Conception d'un Processeur MIPS monocycle

Le processeur MIPS contient deux composants : le contrôleur et le chemin de données (*Datapath*).




UNITÉ DE CONTRÔLE



Unité de contrôle					
OP	(5:0)	Input	PCSrc		Output
Funct	(5:0)	Input	AluSrc		Output
Zero		Input	RegDst		Output
MemtoReg		Output	RegWrite		Output
MemRead		Output	Jump		Output
MemWrite		Output	AluControl	(3:0)	Output

Projet 2: Conception d'un Processeur MIPS monocycle

Le contrôleur reste tel que décrit dans le projet 2. **Rien À Changer.**



ENTITY controller IS

PORT (

OP, Funct: IN std_logic_vector(5 downto 0);

MemtoReg,

MemWrite,

MemRead,

Branch,

AluSrc,

RegDst,

RegWrite,

Jump : OUT std_logic;


AluControl : OUT std_logic_vector(3 downto 0)

);

end;

DÉCODEUR PRINCIPAL


Instr	OPCode	RegWrite	RegDst	ALUSrc	Branch	MemRead	MemWrite	MemtoReg	ALUOp	Jump	Code Hexa
R-Type	000000	1	1	0	0	0	0	0	10	0	304
Lw	100011	1	0	1	0	1	0	1	00	0	2A8
Sw	101011	0	X	1	0	0	1	X	00	0	090
Beq	000100	0	X	0	1	0	0	X	01	0	042
Addi	001000	1	0	1	0	0	0	0	00	0	280
J	000010	0	X	X	X	0	0	X	XX	1	001



DÉCODEUR D'ALU

ALUOp	Signification
00	Add
01	Sub
10	Dépend du champ <i>Funct</i>
11	n/a

ALUOp	Funct (5:0)	ALUControl*
00	X	0010 (add)
X1	X	0110 (sub)
1X	100000 (add)	0010 (add)
	100010 (sub)	0110 (sub)
	100100 (and)	0000 (and)
	100101 (or)	0001 (or)
	101010 (slt)	0111 (slt)



LE MIPS

Datapath

- Logique du banc de registre
- Logique du PC
- Logique de l'ALU
- Modules existants ou fournis






Tableau 6 Signaux entrées-sorties du datapath


Datapath (chemin de données)					
Clk		Entrée	MemWriteIn		Entrée
Reset		Entrée	AluControl	(3:0)	Entrée
MemtoReg		Entrée	Instruction	(31:0)	Entrée
Branch		Entrée	ReadData	(31:0)	Entrée
AluSrc		Entrée	MemReadOut		Sortie
RegDst		Entrée	MemWriteOut		Sortie
RegWrite		Entrée	PC	(31:0)	Sortie
Jump		Entrée	AluResult	(31:0)	Sortie
MemReadIn		Entrée	WriteData	(31:0)	Sortie



MIPS.VHD



Architecture du top_fpga



Projet 2: Préparation 1

PRÉPARATION 1 : Compléter les tableaux 1 et 2 du fichier `Code_mips_vX.docx` et le déposer sous « Dépôt de la préparation » sous Projet 2 dans Moodle (**AVANT LE DÉBUT DE LA DEUXIÈME SÉANCE DU PROJET 2**). Le code machine de chaque instruction doit être inscrit dans le tableau 1. Le tableau 2 doit décrire le déroulement des opérations cycle par cycle, le résultat de chaque opération, le contenu du registre modifié et des valeurs observées aux ports `WriteData` et `AluResult` de l'entité *top*.

Nom et Prénom :

Code Permanent:

Nom et Prénom :

Code Permanent :

Tableau 1 Programme MIPS à mettre dans la mémoire d'instructions imem.vhd		
	Code assembleur	Code machine (à compléter) (contenu de la mémoire ROM d'instructions (imem.vhd))
main:	addi \$3, \$0, 1	20030001
	addi \$7, \$3, 11	
	and \$2, \$3, \$7	
	sw \$7, 8192(\$2)	
	add \$5, \$2, \$3	
	lw \$2, 8191(\$5)	
To:	beq \$2, \$3, next	
	addi \$3, \$3, 11	
	j To	

Projet 2: Préparation 1 & Verification 1

Nom et Prénom :

Code Permanent:

Nom et Prénom :

Code Permanent :

Tableau 2 Explication de l'exécution du code assembleur de la Figure 6 (25 cycles à compléter).

Cycle	Instruction	PC(9:2)	Explication	Registre modifié	WriteData	AluResult (Address)
1	addi \$3,\$0,1	0X00	\$3=0+1	\$3=1	X	1
2	addi \$7, \$3, 11	0X	...	...	...	...
3						
4						

VÉRIFICATION 1 : Exporter avec MARS le code machine du programme Code_mips_vX.docx fourni avec l'énoncé du Projet 2 et remplir le tableau 1 du fichier Code_mips_vX.docx avec le code machine de chaque instruction. Faire valider ce fichier par le chargé de laboratoire. Soyez également prêt à démontrer la simulation de n'importe quel des programme MIPS (programmes 1 à 8) fournis sous l'onglet « Exercices/Exemples de code MIPS » du site Moodle du cours et de répondre à des questions sur leur fonctionnement.

Projet 2: Vérifications 2 et 3

VÉRIFICATION 2 : Lorsque votre simulation de votre design *controller* est terminée, **AVANT LA FIN DE LA 3^e SÉANCE DE LABORATOIRE DU PROJET 2**, faire valider votre simulation et le bon fonctionnement du design par votre chargé de laboratoire. Les résultats de simulation doivent être présentés sous forme de tableau (le contenu des signaux entrées et sortie est facilement listé avec la commande « add list * » de Modelsim).

VÉRIFICATION 3 : Lorsque votre vérification du bon fonctionnement de votre design par simulation avec ModelSim est terminée, faire valider votre simulation par votre chargé de laboratoire. La simulation doit être claire, lisible et doit faire apparaître (dans l'ordre sur une fenêtre « wave ») le résultat des signaux CLK, RESET, PC (9:2), DATAADDRESS et WRITEDATA. La simulation doit exécuter avec succès tout le programme.

Projet 2: Vérifications 4 et 5

VÉRIFICATION 4 : Lorsque votre vérification des rapports de synthèse est faite, faire valider par votre chargé de laboratoire. Le *slack* doit être positif.

Le barème de correction sous la section « Description HDL pour la synthèse » du document `grille_evaluation_fichier_VHDL.pdf` sera entre autres utilisé.

VÉRIFICATION 5 : Lorsque votre vérification du bon fonctionnement de votre design est terminée sur la carte DE10-Lite, faire vérifier par votre chargé de laboratoire, et ce **AVANT LA FIN DE LA 5^e SÉANCE DE LABORATOIRE.**

Projet 2: Barème d'évaluation

Annexe 2 Barème d'évaluation du Projet 2

	Critères	Description	Note	Poids (%)
Partie 1	Vérification 1	Code machine généré par MARS		5
	Préparation 1	Tableaux 1 et 2 du fichier Code_mips_vX complétés et remis sous Moodle avant le début de la deuxième séance de laboratoire du projet		10
Partie 2	Vérification 2	Résultats de simulation du <i>controller</i> (3 ^e séance)		5
	Vérification 3	Résultats de simulation du <i>top</i>		35
	Vérification 4	Rapports de synthèse du top.vhd avec Quartus (Fréquence maximale, ressources utilisées, les délais et leurs chemins critiques).		10
	Vérification 5	Fonctionnement du design sur la carte DE10-Lite (5 ^e séance)		15
	Vérification 6	Document zip déposé sur Moodle		
		Rapport du projet : Rapport_Projet2_XXX.docx*		
		Fichiers VHDL** et .do		20
Total :				100
Bonus :				5

The slide features a background of concentric circles in a light gray color. In the four corners, there are decorative circuit-like patterns. The top-left and top-right corners have dark blue lines, while the bottom-left and bottom-right corners have light blue lines. These lines form various geometric shapes, including circles and straight segments, resembling a stylized circuit board or network diagram.

Fin ...

Hachem Bensalem