



ELE344

CONCEPTION ET ARCHITECTURE

DE PROCESSEURS

PROJET 3

PROCESSEUR MIPS AVEC PIPELINE

Hachem Bensalem, PhD

Projet 3: Processeur MIPS avec Pipeline





Fig.1 : MIPS monocyte du projet 2

Projet 3: Processeur MIPS avec Pipeline



Projet 3: Processeur MIPS avec Pipeline




Fig.2 : MIPS avec cinq étages de Pipeline

Projet 3: Processeur MIPS avec Pipeline

Le processeur MIPS contient deux composants : le contrôleur et le chemin de données (*Datapath*).





Fig.3 Le composant MIPS avec pipeline

Projet 3: Le Contrôleur

Le contrôleur reste tel que décrit dans le projet 2. **Rien À Changer.**



```
ENTITY controller IS
PORT (
    OP, Funct: IN std_logic_vector(5 downto 0);
    MemtoReg,
    MemWrite,
    MemRead,
    Branch,
    AluSrc,
    RegDst,
    RegWrite,
    Jump : OUT std_logic;
    AluControl : OUT std_logic_vector(3 downto 0)
);
end;
```

Projet 3: Processeur MIPS avec Pipeline

Le Datapath avec cinq étages de pipeline contient :

- Les étages de registre (Pipeline) (Nouveau)
- Une unité d'envoi (*forwarding unit*) (Nouveau)
- L'ALU (Fait au Projet 2)
- Le Registre (Fait au Projet 2)

1. Insertion des étages de registre (pipeline) par l'insertion d'un seul process synchrone par étage (Voir annexe 1).
2. Insertion de l'unité de renvoi par un encodeur de priorité après la détermination de l'équation de ForwardA et ForwardB.

Projet 3: Processeur MIPS avec Pipeline

VÉRIFICATION 1 : Déterminer les équations de deux sorties **ForwardA** et **ForwardB** en fonction de leurs entrées en utilisant un encodeur de priorité.

VÉRIFICATION 2 : Lorsque votre vérification du bon fonctionnement de votre design par simulation avec ModelSim est terminée, faire valider votre simulation par votre chargé de laboratoire. La simulation doit être claire, lisible et doit faire apparaître (dans l'ordre sur une fenêtre « wave ») le résultat des signaux CLK, RESET, PC (9:2), DATAADDRESS et WRITEDATA. La simulation doit exécuter avec succès tout le programme.

Projet 3: LES VÉRIFICATIONS

VÉRIFICATION 3 : Lorsque votre vérification des rapports de synthèse est faite, faire valider par votre chargé de laboratoire. Le slack doit être positif. Le barème de correction sous la section « Description HDL pour la synthèse » du document grille_evaluation_fichier_VHDL.pdf sera entre autres utilisé.

Projet 3: BONUS

BONUS : Ajouter :

- a. Unité de détection d'aléas de données pour LW. Cette unité doit alors suspendre (*stall*) l'exécution pour un cycle. La suspension fige le PC et le registre d'instruction pour un cycle et les signaux de contrôle à l'étage EX sont mis à zéro pour ne pas écrire dans la mémoire de données, ni dans le banc de registre (équivalent à un NOP).
- b. Réduction du nombre de cycles de retard dans le cas de branchement. La logique pour le branchement doit être devancé d'un étage pour avoir un seul cycle de retard plutôt que deux.

Projet 3: Barème d'évaluation

Critères	Description	Note	Poids (%)
Préparation 1	Tableau 1 Description des signaux		20
Vérification 1	Équations de l'unité d'envoi (<i>Forwarding unit</i>)		15
Vérification 2	Résultats de simulation		40
Vérification 3	Rapports de synthèse du <u>top.vhd</u> avec Quartus (Fréquence maximale, ressources utilisées, les délais et leurs chemins critiques) et explication des différences par rapport au projet 2		10
Rapport final	Rapport_Projet3_XXX.docx*		
VHDL	Fichiers VHDL**		15
Total :			100
Bonus*** : Unité de détection d'aléas			10
Bonus*** : Réduction du nombre de cycles de retard			5

Fin ...