


课程笔记

HBM 高带宽内存的原理与制造

从带宽瓶颈，到硅中介层、3D 堆叠与 TSV 硅通孔

lecture-to-notes 自动讲义

2026 年 6 月 20 日



视频作者/频道: Redknot-乔红 (万物研究所)

发布平台: Bilibili

视频时长: 约 16 分钟

视频链接: <https://www.bilibili.com/video/BV1ahjA6qEwc>

目录

1 引子：AI 显卡为什么离不开 HBM？	3
1.1 本章小结	4
2 带宽的本质：频率 × 位宽	4
2.1 数据是怎么传的	4
2.2 提升带宽的两条路	4
2.3 为什么 HBM 主攻”位宽”而不是”频率”	5
2.4 本章小结	6
3 第一道难题：海量导线如何接出——硅中介层	6
3.1 位宽的代价是导线数量	6
3.2 传统 GDDR 的做法：基板 + PCB	7
3.3 为什么传统工艺撑不起 HBM	8
3.4 破局：用”硅”来做中介层（Interposer）	8
3.5 本章小结	9
4 第二道难题：容量——3D 堆叠与 TSV 硅通孔	9
4.1 把芯片叠起来	9
4.2 堆叠的通讯难题	9
4.3 本章小结	10
5 TSV 制造工艺：打孔、填铜、堆叠键合	10
5.1 打孔：深反应离子刻蚀（博世工艺）	10
5.2 填铜：绝缘层、阻挡层、种子层、电镀	11
5.3 堆叠键合：微凸点	13
5.4 本章小结	13
6 可靠性与封装：填充、散热与两大流派	13
6.1 脆弱的悬空结构	13
6.2 为什么 SK 海力士更强	14
6.3 本章小结	14
7 规格、产业账与未来展望	15
7.1 硅中介层 + 堆叠 = 大位宽 + 大容量	15
7.2 HBM3E → HBM4，以及微凸点的尽头	15
7.3 本章小结	16
8 总结与延伸	16
8.1 一条主线：两道难题，两把钥匙	16
8.2 核心工艺链一图流	17
8.3 核心数字速查	17
8.4 作者的收尾：HBM 与内存涨价	17
8.5 笔者的延伸思考	17

8.6 拓展阅读	17
--------------------	----

1 引子：AI 显卡为什么离不开 HBM？

先看两块”显卡”。一块是家用游戏显卡 RTX 5090 的主板：正中是最醒目的 GPU 芯片，四周整整齐齐排布着一圈显存颗粒（GDDR）。GPU 运算时需要的指令、数据，以及产生的临时结果，都暂存在这些显存里。




图 1：家用游戏显卡 RTX 5090：正中是 GPU 芯片，四周一圈是 GDDR 显存颗粒。¹

再看一块”AI 显卡”——英伟达 GB300 AI 数据中心节点：上面有 4 颗 GPU，可它们周围看不到像 5090 那样的显存颗粒。难道 AI 服务器的 GPU 不需要显存就能工作？当然不是。仔细看，每颗 GPU 旁边都有两排小方块——**它们就是显存**，只不过没有像家用显卡那样独立摆放，而是**和 GPU 封装在了一起**。这种特殊的显存，就是本讲的主角——**HBM**。




图 2：英伟达 GB300 节点：4 颗 GPU，显存（HBM）不再独立摆放，而是紧贴 GPU、与之封装在一起。²

¹ 视频画面时间区间：00:00:00–00:00:06。

HBM 是什么

HBM (High Bandwidth Memory, 高带宽内存) 是一种依托 3D 堆叠技术、实现高带宽、高集成度的先进存储芯片。它是当前 AI 高端显卡的**核心刚需**，同时也是近期内存价格上涨的“罪魁祸首”——因为它的产能与普通内存高度重叠（详见末章）。

1.1 本章小结

家用显卡用独立摆放的 GDDR 就够了；而 AI 芯片对显存的**带宽和容量**都有极端要求，逼出了“与 GPU 封装在一起、垂直堆叠”的 HBM。下面两章分别拆解 HBM 攻克的两道难题：先是**带宽**，再是**容量**。

2 带宽的本质：频率 $\times$ 位宽

2.1 数据是怎么传的

HBM 名字里的“高带宽”是核心。**带宽**就是传输数据的速度。显存颗粒和 GPU 之间通过**导线**连接，再用**电压信号**传输数据：约定高电压代表 1，低电压代表 0。例如要传 01010，导线上的电压就依次是“低、高、低、高、低”。




图 3: 显存颗粒（左，SAMSUNG）与 GPU（右，NVIDIA GB202，即 5090 核心）通过导线相连，用高/低电压在导线上编码 0/1 来传输数据 01010。³

2.2 提升带宽的两条路

要把数据传得更快，有两条路：

1. **提升频率**：缩短每一种电压状态持续的时间，让“低高低高低”挤得更密，单位时间内传更多位；

²视频画面时间区间：00:00:18–00:00:32。

³视频画面时间区间：00:01:15–00:01:28。

2. **提升位宽**：多加几根导线，把数据分开并行传输。

二者的关系可以写成一个朴素却关键的公式：

$$\text{带宽} = \text{频率} \times \text{位宽}$$

其中：

- **频率**：每根导线上每秒能翻转/传输多少个电压状态（位）；
- **位宽**：并行传输数据的导线根数（1 bit 位宽 = 1 根数据线）；
- 要提带宽，要么提频率、要么提位宽，或者两个都提。



图 4: 带宽 = 频率 × 位宽。HBM 选择主攻位宽这条路。⁴

2.3 为什么 HBM 主攻”位宽”而不是”频率”

在显存这里，**提升频率会遇到硬天花板**：

频率的两个物理限制

翻转需要时间。导线上的电压从低变高、或从高变低，不是瞬间完成的，存在一个上升/下降过程。必须等电压完全抬起或完全降落，才能开始下一个传输周期——所以频率存在明显上限。

高频带来串扰。频率越高，相邻数据线之间的电磁干扰越严重，信号越容易出错。

因此 HBM 反其道而行，靠**极高的位宽**来堆带宽。一组对比数据最能说明问题：

⁴视频画面时间区间：00:01:54–00:02:06。

位宽对比：GDDR7 vs. HBM3E

- **GDDR7** (5090 用的那种): 单颗位宽 **32 bit**; 5090 满载 16 颗, 总位宽 $32 \times 16 = 512 \text{ bit}$ 。
- **HBM3E**: 单颗位宽就高达 **1024 bit**; B300 GPU 周围有 8 颗, 总位宽 $1024 \times 8 = 8192 \text{ bit}$ 。

单颗位宽相差 32 倍, 整卡总位宽相差 16 倍——这就是”高带宽”三个字的来源。




图 5: B300 GPU 四周的 8 颗 HBM3E, 每颗位宽 1024 bit, 合计高达 8192 bit。⁵

2.4 本章小结

带宽 = 频率 × 位宽。频率受”电压翻转时间”和”线间串扰”两道物理墙限制, 所以 HBM 把宝押在**位宽**上——用海量并行导线换带宽。可这立刻带来一个工程难题: 这么多导线, 要怎么在巴掌大的空间里接出来?

3 第一道难题: 海量导线如何接出——硅中介层

3.1 位宽的代价是导线数量

1 bit 位宽对应 1 根数据线。位宽越大, 数据线越多。而且实际接线远不止数据线, 还要 供电线、地址线、时钟线等等配套。把这些都算上:

显存	数据位宽	数据线	实际总导线数
GDDR6	——	——	约 180 根
GDDR7	32 bit	32 根	约 266 根
HBM3E	1024 bit	1024 根	约 3982 根 (≈ 4000)

⁵ 视频画面时间区间: 00:02:50–00:02:58。



图 6: 一颗 1024 bit 的 HBM3E，连同供电、地址等配套线路，总共约 **3982** 根导线。HBM 的第一道难题：如何在这么小的空间里接出这么多导线。⁶

3.2 传统 GDDR 的做法：基板 + PCB

先看普通 GDDR7 是怎么接线的。存储核心电路做在一片很薄的**硅片**上，但硅片很脆、表面触点也极小，不利于后续加工。于是会先准备一块**基板**（由玻璃纤维布浸渍环氧树脂、高温固化而成，结实耐用）。硅片以**倒装（flip-chip）**方式倒扣在基板上，触点直接与基板相连；基板内部有多层走线，把信号引到背面并植上锡球，再焊到 PCB、最终连到 GPU。




图 7: GDDR 的传统路线：制作好的硅片（下）通过倒装倒扣到基板（上）上，由基板的多层走线把信号引到背面、植锡球，再经 PCB 连到 GPU。⁷

基板/PCB 是怎么做出电路的

先在硬化的玻纤板两面贴铜箔，再贴一层感光膜，把电路掩膜蒙上、用紫外光照射；被照射的感光膜变性，显影液洗去未曝光部分，露出的铜箔泡进蚀刻液腐蚀掉，被感光膜保护的铜则保留下来，电路就成形了。实际封装基板常有 4-8 层，像千层饼一样叠起来，再用激光钻孔把各层打通。

⁶ 视频画面时间区间：00:03:50–00:04:01。

⁷ 视频画面时间区间：00:04:24–00:04:31。

3.3 为什么传统工艺撑不起 HBM

问题在于：这种工艺做出来的走线密度极其有限。

玻纤基板/PCB 的密度瓶颈


表面粗糙。玻璃纤维布表面坑洼起伏，铜箔与感光膜贴合时难免有气泡；线做得太细，碰上气泡就容易断。

化学腐蚀是各向同性的。蚀刻液不只纵向腐蚀，也会向侧面横向掏空；线太细，侧壁被掏空就会断线。

结论：受工艺限制，基板/PCB 的走线宽度只能做到十几微米量级，密度上不去。而 HBM 要接近 4000 根导线，玻纤基板根本满足不了。

3.4 破局：用”硅”来做中介层 (Interposer)

既然玻纤太粗糙，那就换一种**全新的、极致平整**的材料——**硅**，没错，就是用来光刻芯片的硅。做一片大硅片，表面打磨得比镜子还平整，先用**光刻 + 刻蚀**在硅面开出精细凹槽，再用**沉积工艺把铜填进去**形成电路。HBM 芯片和 GPU 芯片都直接焊到这片大硅片上，通过它互联。这片专门”牵线搭桥”的大硅片，就叫**硅中介层 (Silicon Interposer)**。



同样 GPU 芯片也直接焊接到这个硅片上

图 8: 硅中介层：一片没有晶体管的大硅片，中间焊 GPU、两侧焊 HBM，用其表面的精细铜走线把两者互联。⁸

硅中介层为什么能装下这么多走线

硅中介层本质是一片没有晶体管的芯片，表面比镜子还平整，因此可以沿用成熟的**光刻、刻蚀、薄膜沉积**工艺做出极精细的金属线路。线宽不再受限于玻纤基板的十几微米，而是可以轻松做到 $1\ \mu\text{m}$ 以下，甚至几百纳米。在同样面积里，硅中介层能容纳的走线数量是玻纤基板的几十倍乃至上百倍——HBM 的海量导线问题就此解决。

⁸视频画面时间区间：00:06:44–00:07:00。

3.5 本章小结

位宽的代价是导线数量（HBM3E 约 4000 根）。玻纤基板/PCB 因表面粗糙、化学腐蚀各向同性，走线密度卡在十几微米，撑不起 HBM。改用**硅中介层**——以光刻级工艺把线宽做到亚微米，密度提升几十上百倍，”高位宽 → 高带宽”的传输难题被攻克。但 AI 对显存还有第二个硬要求：**容量**。

4 第二道难题：容量——3D 堆叠与 TSV 硅通孔

4.1 把芯片叠起来

HBM 显存和普通 GDDR 的面积差不多。单颗 GDDR7 容量约 **2 GB**，5090 周围满载 16 颗也只有 **32 GB**——玩游戏够用，但对 AI 远远不够。如何在不增大占地面积的前提下提容量？答案是**堆叠**：把多个没有封装的存储裸片垂直堆起来，共用底部的硅中介层，站位面积不变，容量却能成倍提升。




图 9: 把多个未封装的存储裸片垂直堆叠，共用底部的硅中介层——占地不变、容量倍增。⁹

4.2 堆叠的通讯难题

把十几个存储芯片叠在一起看似简单，最大的问题是：上面的芯片怎么和下面的芯片通讯？从芯片侧面拉导线下来连到底层吗？**不可能**——每层都要拉出几千根线，硅中介层上根本铺不开；而且这么多线每根都得极细，就算用黄金也没法悬空拉出这么细的线。

工程师最终的办法是：**在硅片上打洞，然后穿入铜柱**。这样每层存储芯片都连到铜柱上，进而通过铜柱连到底部的硅中介层。这项技术就叫 **TSV (Through-Silicon Via, 硅通孔)**。

⁹视频画面时间区间：00:08:10–00:08:16。




图 10: TSV 硅通孔：垂直贯穿各层芯片的铜柱，把每一层存储芯片连到一起、再连到底部硅中介层，数据得以垂直穿透堆叠。¹⁰

4.3 本章小结

容量靠**垂直堆叠**解决，而堆叠的层间通讯靠 **TSV 硅通孔**——在硅片上打孔穿铜柱，让数据垂直贯穿。可”在硅片上打出又深又直的微孔、再完美填铜”本身就是极难的工艺，这正是下一章的硬核内容。

5 TSV 制造工艺：打孔、填铜、堆叠键合

TSV 的孔洞直径只有 $5\text{--}10\ \mu\text{m}$ 。要在硬而脆的硅片上打这么小的孔，用钻头当然不行。整个流程分三步：**打孔** → **填铜** → **堆叠键合**。

5.1 打孔：深反应离子刻蚀（博世工艺）

行业用的是**深反应离子刻蚀（DRIE）**，也叫**博世工艺（Bosch Process）**。先在硅片表面涂光刻胶，用光刻机把要打洞的位置投影上去、显影露出开孔位置，然后开始”刻蚀—钝化—轰击”的循环：

1. **刻蚀（通 SF_6 ）**：通入刻蚀气体**六氟化硫（ SF_6 ）**，被腔室内的射频线圈电离出氟自由基；氟自由基与裸露的硅反应，生成气态的**四氟化硅（ SiF_4 ）**，硅就被腐蚀掉了。但这种腐蚀是**各向同性**的：不仅向下，也向侧面横向腐蚀——一直这么腐蚀会挖出一个球形空腔，而不是我们要的**竖直深孔**。
2. **钝化（通 C_4F_8 ）**：所以通一段时间 SF_6 后就停，改通**八氟环丁烷（ C_4F_8 ）**；它被电离形成含氟碳自由基，在硅表面重新聚集、生成一层**保护膜**，把所有暴露面都盖住。
3. **轰击（定向离子）**：再次通入 SF_6 ，但此时表面有保护膜、不会被腐蚀。与此同时， SF_6 电离除了氟自由基还会产生离子；在腔室内施加**电场**，引导这些离子垂直轰击孔**底部**的保护膜，把底部保护膜打掉，而侧壁保护膜因为不在轰击方向上得以保留。

¹⁰ 视频画面时间区间：00:08:54–00:09:00。

底部保护膜被打掉后，腐蚀气体就能继续向下腐蚀。如此”刻蚀—钝化—轰击”反复循环，侧壁始终被保护、只在底部往下挖，孔洞就逐渐竖直延伸成又深又直的形状。




图 11: 博世工艺的”轰击”步骤：在电场引导下，离子向晶圆垂直俯冲，只打掉孔底的保护膜，侧壁保护膜得以保留，从而实现各向异性的竖直深刻蚀。¹¹

下面用一张示意图把这套”各向异性深刻蚀”的循环逻辑画清楚：




图 12: 博世工艺”刻蚀—钝化—轰击”循环（笔记自绘）：靠”侧壁保护、只轰底部”把各向同性的化学腐蚀，改造成各向异性的竖直深孔刻蚀。

先打浅孔，最后再磨薄

硅片本身一般有 $700\text{--}800\ \mu\text{m}$ 厚，但这里的孔只会先打 **约 $100\ \mu\text{m}$** 深——并不打穿。等后续把铜填好之后，再从背面把整片硅磨薄，让孔和孔里的铜从底部露出来，形成真正”贯穿”的通孔。

5.2 填铜：绝缘层、阻挡层、种子层、电镀

孔打好后要往里填铜，但不能直接灌——铜和硅之间需要几层”隔离”，否则会出大问题：

1. **绝缘层 (SiO_2)**：先用**气相沉积 (CVD)** 在孔内壁沉积一层致密的 **二氧化硅** 绝缘层，像给铜柱套了一层”陶瓷管”，把铜和硅在电学上完全隔开；

¹¹ 视频画面时间区间：00:10:31–00:10:42。

2. **阻挡层 (Ta / TaN)**：光有绝缘层还不够——铜原子很“不老实”，时间久了会向硅里扩散，一旦扩散进去就会破坏硅的晶体结构。所以还要加一层**阻挡层**（通常是钽或氮化钽），只有几纳米厚，却能有效阻止铜扩散；
3. **铜种子层**：再沉积一层极薄的铜种子层，为后续电镀“打底”；
4. **电镀填充**：最后把硅片泡进**硫酸铜溶液**里电镀，铜离子一点点在孔底、孔壁沉积，最终把孔洞彻底填满。




图 13: 电镀填铜：铜离子在孔底与孔壁逐渐沉积，最终把整个 TSV 孔洞填满。¹²

填铜之所以要这么多层，关键就在于**挡住铜向硅的扩散**：




图 14: TSV 填铜的同心分层剖面（笔记自绘）：硅 → 二氧化硅绝缘层 → 钽/氮化钽阻挡层 → 铜种子层 → 电镀铜。每一层各司其职，核心目的是绝缘并阻止铜向硅扩散。

为什么必须有阻挡层

铜原子会向硅中扩散，一旦进入就**破坏硅的晶体结构**，让芯片失效。仅靠 SiO_2 绝缘层挡不住扩散，必须额外加几纳米的钽/氮化钽阻挡层。这是 TSV（乃至所有铜互连工艺）里不可省略的一步。

填好铜后，从背面把整片硅磨薄、让孔和铜露出来——**单层芯片**就制造完成了。

¹²视频画面时间区间：00:11:14–00:11:24。

5.3 堆叠键合：微凸点

要把单层芯片叠成多层，靠的是**微凸点 (microbump)**。在露出的铜柱表面，通过光刻和电镀长出微小的铜柱凸点，顶部再覆盖一层薄薄的**锡**——这就是微凸点。把多个芯片对齐叠放，**加热加压**，微凸点上的锡融化、把上下层焊在一起。这样每一层芯片都被铜柱 + 微凸点连接起来，上层的数据可以一路向下穿透，最终传到硅中介层。




图 15: 微凸点键合：上下两层芯片之间，铜柱顶端的微凸点（覆锡）经加热加压焊接，把每一层连在一起，数据竖直贯穿。¹³

5.4 本章小结

TSV 三步走：**博世工艺**用“刻蚀—钝化—轰击”循环打出竖直深孔；**填铜**用绝缘层、阻挡层、种子层、电镀四层把铜安全地填进去；**微凸点**把单层芯片加热加压焊成多层堆叠。至此 HBM 的核心存储结构已经成形——但它还很脆弱，需要最后的封装加固。

6 可靠性与封装：填充、散热与两大流派

6.1 脆弱的悬空结构

堆叠完成后，每层芯片已被磨到几十微米厚，彼此只靠细小的微凸点焊接相连——薄芯片被小凸点撑在半空，就像一片**悬空的薄板**，稍有外力就会碎掉。解决办法是在芯片之间的**缝隙里做填充**，让芯片不再悬空。如何填充，行业分成两大流派。

¹³ 视频画面时间区间：00:12:36–00:12:44。




图 16: SK 海力士的填充方案：先把芯片整体堆好、一次性焊接，再放入模具灌入液态环氧树脂填满缝隙。¹⁴

两大填充流派（目前仅 3 家能量产 HBM）

能量产 HBM 的只有 **SK 海力士**、三星、美光三家。

SK 海力士：先把所有芯片一次性堆叠好，整体加热让所有微凸点同时焊接；再放入模具，灌入液态环氧树脂流进芯片间的缝隙，加热加压固化。

（行业称 **MR-MUF**：Mass Reflow + Molded Underfill。）

三星 / 美光：在两层芯片之间预先夹一层高分子薄膜；加热加压时薄膜融化、微凸点焊接，冷却后薄膜固化，然后逐层向上叠加。

（行业称 **TC-NCF**：Thermal Compression + Non-Conductive Film。）

6.2 为什么 SK 海力士更强

视频明确指出 **SK 海力士的方案更优**，原因有三：

- **快**：相比三星/美光“一层一层焊”，SK 海力士一次性整体焊接，制造速度快很多；
- **良率高**：焊接时芯片之间除了微凸点没有别的东西阻碍，焊接质量更稳，良率更好；
- **散热好**：HBM 多芯片堆叠，散热是大问题。厂商会多做一些额外的铜柱（不传数据、专门散热）；SK 海力士还在环氧树脂里掺入高导热颗粒，相当于把树脂做成了类似“导热硅脂”的东西。其 HBM 散热效率约为三星的 **2 倍**。

凭借这些优势，**SK 海力士成为 HBM 市场的龙头，市占率约 50%**。

6.3 本章小结

堆叠后的薄芯片靠缝隙填充加固；SK 海力士的 MR-MUF（整体焊接 + 灌树脂 + 掺导热颗粒）在速度、良率、散热上全面胜出，奠定其市场龙头地位。最后一章看 HBM 的实际规格、产业账，以及下一代技术。

¹⁴视频画面时间区间：00:13:32-00:13:46。

7 规格、产业账与未来展望

7.1 硅中介层 + 堆叠 = 大位宽 + 大容量

两道难题攻克后：通过**硅中介层**，HBM 把位宽做到 1024 bit；通过**堆叠工艺**，HBM 实现超大容量。以 GB300 服务器节点为例算一笔账：

GB300 节点的容量与价格

- 每块 HBM 显存堆叠 **12 层** 存储芯片，容量 **36 GB**；
- 一颗 GPU 配 **8 块** HBM： $36 \times 8 = 288 \text{ GB}$ ；
- 一个节点 **4 颗** GPU： $288 \times 4 = 1152 \text{ GB}$ ，超过 **1 TB**；
- 这样一个服务器节点，价值高达约 **200 万人民币**。




图 17: GB300 服务器节点：4 颗 GPU、每 GPU 配 8 块 12 层堆叠的 HBM，单节点显存容量超过 1 TB。¹⁵

7.2 HBM3E → HBM4，以及微凸点的尽头

目前大规模使用的是 **HBM3E**，各家已开始生产 **HBM4**：位宽翻倍到 **2048 bit**，堆叠层数提高到 **16 层**——意味着更密集的走线和更高的堆叠高度。

微凸点很可能是最后一代

HBM4 仍在用**微凸点**键合，但很可能是最后一代。走线越密集，微凸点的间距越窄，焊接时就越容易把相邻两个微凸点**焊到一起（短接）**。这是微凸点路线的物理尽头。

¹⁵ 视频画面时间区间：00:14:53–00:15:05。




图 18: 随着走线密集，微凸点间距越来越窄，焊接时极易把相邻微凸点焊接短路——这促使行业转向”去微凸点”的铜-铜直接键合。¹⁶

下一步：铜-铜直接键合 (Hybrid Bonding)

未来方向是**去掉微凸点**，直接把打磨干净的铜面堆到一起，加热让铜表面发生扩散、融合成一个整体。这样中间不再需要填环氧树脂，走线可以更密、堆叠高度更低、散热也更好。不过具体哪一代能用上还没有明确时间点——其实几年前就计划在 HBM4 上用，至今仍未落地，头部企业都在积极布局，拭目以待。

7.3 本章小结

HBM 用”硅中介层 × 3D 堆叠”同时拿下大位宽与大容量，单节点显存破 TB、单价百万级。技术正从 HBM3E 走向 HBM4，而微凸点已近极限，铜-铜直接键合是公认的下一站。

8 总结与延伸


8.1 一条主线：两道难题，两把钥匙

HBM 的全部精巧，都是为了同时满足 AI 对显存的两个极端要求——**带宽和容量**：

要求	难题	HBM 的钥匙
高带宽	频率有物理上限 → 只能堆位宽 → 海量导线接不出	硅中介层 （亚微米走线，密度 × 几十上百）
大容量	单层面积有限 → 要垂直堆叠 → 层间如何通讯	TSV 硅通孔 （打孔穿铜柱，数据竖直贯穿）

¹⁶视频画面时间区间：00:15:40-00:15:48。

8.2 核心工艺链一图流



8.3 核心数字速查

项目	数值
GDDR7 单颗粒位宽 / 总位宽 (5090, 16 颗)	32 bit / 512 bit
HBM3E 单颗粒位宽 / 总位宽 (B300, 8 颗)	1024 bit / 8192 bit
GDDR7 / HBM3E 总导线数	≈266 根 / ≈3982 根
TSV 孔径	5–10 μm
硅片厚度 / 初始打孔深度	700–800 μm / ≈100 μm
阻挡层 (钽/氮化钽) 厚度	几纳米
GB300 单块 HBM / 单 GPU / 单节点容量	36 GB (12 层) / 288 GB (8 块) / 1152 GB (4 GPU)
HBM4 位宽 / 层数	2048 bit / 16 层
SK 海力士散热 / 市占	约三星 2 倍 / 约 50%

8.4 作者的收尾：HBM 与内存涨价

视频结尾点出一个产业现实：HBM 极大助力了 AI 的发展，为 AI 提供了关键的算力基础设施；但它的生产工艺和设备与传统 DRAM 高度重叠，于是大量抢占了普通内存的产能，使整个 DRAM 市场供不应求、价格大幅上涨。这也就回答了开篇说的“HBM 是近期内存涨价罪魁祸首”——AI 的算力盛宴，账单的一部分正落在普通消费者的内存条上。

8.5 笔者的延伸思考

- “带宽 = 频率 × 位宽”是理解一切的关键。HBM 的全部硬核工艺（硅中介层、TSV、堆叠），本质都是为了在“频率受限”的前提下把位宽堆到极致，再顺手解决堆位宽带来的容量与互连问题。
- 各向异性是微纳加工的核心矛盾。化学腐蚀天生各向同性（横向掏空），博世工艺用“侧壁钝化 + 定向离子轰击”把它强行掰成竖直方向——这是 MEMS/半导体深刻蚀的通用思想。
- 封装正在变得和“前道”一样重要。HBM 的竞争力（SK 海力士的领先）很大程度来自封装/堆叠工艺（MR-MUF、导热颗粒），而非单纯的制程。先进封装是 AI 芯片时代的新主战场。
- 开放问题：当微凸点走到尽头、铜-铜直接键合（hybrid bonding）成熟后，HBM 的堆叠层数和带宽还能再翻几倍？散热又会成为新的天花板吗？值得持续关注。

8.6 拓展阅读

- JEDEC HBM 标准（HBM3/HBM3E/HBM4 规范）——位宽、层数、速率的权威定义。
- 关键词检索：Silicon Interposer、Through-Silicon Via (TSV)、Bosch Process / DRIE、MR-MUF、Hybrid Bonding。

- 视频原址: <https://www.bilibili.com/video/BV1ahjA6qEwc>