

KC桌面——外资精译

NOM：鸿劲精密，精进先进硅片测试的锋芒

结构性AI/HPC测试增长与新技术推动的受益者；首次覆盖

首次覆盖更新公司观点，公司情况更新，隐含约73%上行空间

我们首次覆盖鸿劲精密（Hon），基于2027-28F平均每股收益新台币277元的40倍市盈率。我们的目标市盈率倍数处于鸿劲自IPO以来19-52倍历史交易区间的上沿，考虑到其2026-28F净利润年复合增长率达58%，我们认为这一估值并不苛刻。该股目前交易于2027F每股收益新台币219元的29倍市盈率，而半导体后端设备及测试接口供应商（2027E彭博一致预期平均市盈率37倍）。鸿劲是一家专注于IC测试分选机和主动热控系统（ATC）的设备制造商，这些设备用于最终测试（FT）或系统级测试（SLT），AI/HPC/ASIC约占其设备订单的80%。我们预计鸿劲将受益于AI/HPC芯片测试时间的延长（由于芯片设计复杂度提升和封装尺寸增大），同时AI OSAT测试资本支出的增加以及美国半导体制造回流，可能为鸿劲的ATC/测试分选机带来上行空间。我们估计鸿劲2026-28F收入年复合增长率为59%，模型预测每股收益分别为新台币134元/219元/336元。我们观点的主要节奏变化不确定性是CoWoS和后端测试产能扩张节奏变化。

明确的ATC升级路径有望提升平均售价；新技术涌现带来测试分选机升级前景

我们认为，清晰的ATC路线图和良好的执行力，使鸿劲在寻求启动新芯片开发的AI/HPC客户中处于更有利地位。我们相信，由于热管理要求日益严格，AI/HPC客户向更强大ATC迁移将推动鸿劲平均售价上升，而一家领先AI GPU客户2028E平台的GPU-on-GPU SolC堆叠可能使这种升级更加迫切。我们还认为，OSAT可能需要在2027-28F之后升级测试分选机的内部机械结构，以支持大型封装（例如10-11倍掩模版尺寸的转接板、CoPoS、嵌入式多芯片互连桥接[EMIB]），而共封装光学（CPO）测试插入和微通道盖板（MCL）的出现也可能推动专用测试分选机的新采购。除AI/HPC外，我们观察到移动应用处理器（AP）和CPU的测试内容也在增加，这得益于先进封装或多芯片布局，并认为鸿劲应是在这些领域凭借强大的FT测试分选机市场地位而成为关键受益者。

来源：公司数据，NOM估计


2026年7月24日

评级 起始 买入

起始 新台币11,100.00元

2026年7月22日收盘价 新台币6,405.00元

相对表现图：公司情况更新



图表 1

来源：LSEG, NOM

半导体

Vivian Yang - NITB

鸿劲精密关键数据

利润表（百万新台币）

来源：公司数据，NOM估计

现金流量表（百万新台币）

来源：公司数据，NOM估计

公司简介：公司情况更新

鸿劲精密（Hon）成立于1999年，是一家专注于IC后端测试的IC测试分选机和主动热控系统（ATC）的半导体设备制造商。鸿劲的客户群涵盖全球主要IC设计公司、外包半导体封装测试供应商（OSAT）和集成器件制造商（IDM）。

估值方法：公司情况更新

，处于自IPO以来历史交易区间（19-52倍）的上沿。该股的基准指数是台湾加权指数。

公司情况更新

我们观点的节奏变化不确定性包括：1) CoWoS和后端测试产能扩张节奏变化；2) AI芯片终端客户的产品更新、平台性能升级或量产爬坡慢于预期；3) 测试分选机市场竞争激烈程度超预期；4) 终端市场需求（尤其是AI服务器）弱于预期。


ESG：公司情况更新

鸿劲精密围绕三大支柱构建了其可持续发展框架：基于TCFD框架的环境保护（评估能源/温室气体管理和水资源不确定性）、员工"快乐工作场所"以及社会参与。所有这些均由专门的可持续发展部门监督，该部门协调ESG不确定性应对措施，并定期向董事会报告。

FT和SLT是鸿劲设备可寻址市场

半导体后端流程以几次测试插入点为标志，这些测试尽早筛选出缺陷芯片，作为确保输出质量的门控——芯片探针测试（CP）、最终测试（FT）、老化测试（BIT）和系统级测试（SLT）。整个后端流程从晶圆级的CP开始，之后单个芯片从晶圆上切割下来并进行后续封装（图1）。IC后端测试过程的详细描述在我们的锚定报告中阐述，此处我们仅关注FT和SLT，即鸿劲的可寻址细分市场。

图1：半导体制造和后端测试流程示意图



图表 2

来源：CHPT，NOM

FT是强制性程序，根据IC客户的配置，制造周期中可能有两个或更多FT步骤（例如，英伟达[NVDA US，未评级]的AI GPU需要两个FT步骤，一个在BIT之前，另一个在BIT之后）。FT在IC封装（在基板、引线框架或引线键合上）之后进行，芯片封装能够承受比裸片更大的输入电压或电流。FT根据预编程输入测量芯片的电气特性，以识别产品功能（术语为"通过或失败"），并按等级对产品进行分类（也称为"分档"），所有这些都尽可能短的时间范围内完成（通常为数百或数千秒），因为芯片供应商可能希望控制测试费用（以"每小时费率"衡量），这些费用是昂贵测试设备的摊销支出。

逻辑电路的FT中有三个主要参数构成顺序过滤系统，重点在于输出是否"正确"。相比之下，模拟/混合信号IC测试更强调特定参数（例如线性度和信噪比）的"测量精度"。

2/12


- 直流（DC）测试：直流测试是FT的第一阶段，也是三个阶段中耗时最短的。它使用直流测量芯片的稳态电气特性，确保物理硅结构完好无损。然而，直流测试不验证逻辑或速度。此阶段测量的主要指标包括：1) 开/短路测试，验证所有引脚与内部电路正确连接（无“开路”），且没有引脚意外焊接在一起（无“短路”）；2) 漏电流，确保引脚在施加特定电压电平时不会向衬底“泄漏”过多电流；3) 功耗，检测电流消耗效率低下问题；4) 输出电压电平，确认芯片能够以与其他组件通信所需的正确电压阈值驱动信号输出。
- 功能测试：随后的功能测试用于检查逻辑运算是否正常工作。在功能测试期间，测试设备向芯片注入预编程的二进制输入（即测试向量），并记录芯片生成的输出，将结果与预期的数学真值表进行比较。功能测试通常以标称的、保守的时钟速度执行，以将纯逻辑错误与高速时序异常隔离开来。

- 交流（AC）测试：交流测试引入了“时间”这一关键维度，评估芯片在动态、高频交流条件下的性能，并检查输出信号的“波形”，因为芯片在低速下可能具有完美的结构和无懈可击的逻辑响应。交流测试通过测量亚纳秒级时序参数将硅片推向其物理极限，以确保信号在裸片上干净传播而不失真。主要测试项目包括传播延迟、建立和保持时间、上升和下降时间以及最大频率。交流测试也是“分档”的基础，用于分选出性能最佳的芯片和较低等级的芯片。

另一方面，SLT是一个可选流程，在此过程中，芯片被插入芯片供应商指定的系统测试板，以模拟其在真实场景中的工作方式。该测试板是最终容纳该硅片的实际商用主板的修改版本，并配备了内存和外设等其他组件。SLT会启动完整的操作系统（如Linux或Android），并运行繁重的异步软件工作负载，以复制真实的用户环境（图2）。在整个过程中，SLT测量的是功能和行为指标，而非原始结构数据，包括系统稳定性、工作负载执行吞吐量、热节流阈值和高速接口误码率（BER）。

SLT在整个行业中越来越受到重视，因为它能暴露出前序阶段在结构上无法检测到的缺陷类别（图3）。直流测试、功能测试和交流测试在很大程度上是确定性的，并且以固定的模式和受控的条件对器件进行隔离测试。它们能有效捕获硬性的、静态的故障，但不太适合间歇性的、依赖于工作负载的或交互层面的缺陷——这些问题只有在多个IP模块在真实的功耗、热和时序不确定性下同时运行，或在特定的软件诱导的边界情况下才会显现。随着芯片复杂性的增加（异构集成、多核一致性和更高速接口），这些系统级的“测试逃逸”可能导致更大比例的现场退货，这已促使SLT从汽车/移动应用中的小众实践，转向在计算、AI加速器和网络芯片中更广泛地采用，在这些领域，退货授权（RMA）的成本远远超过额外测试筛选的成本。

图2：SLT承认软件是系统的一部分，并尽可能贴近地重现最终使用环境



图表 3

来源：泰瑞达，NOM

图3：传统测试覆盖范围面临更大挑战，SLT的战略重要性日益凸显




图 表 4

来源：泰瑞达，NOM

SLT阶段的成本低于FT，因为无需使用价值数百万美元的测试机，但它非常耗时，每个器件的执行可能需要几分钟甚至几小时。在高产量下，吞吐量的不匹配可能成为SLT采用的制约因素，因为让每个单元都经过数小时的系统级工作负载测试，对于大多数产品线来说在宏观环境上不可行。因此，行业倾向于在自动化SLT分选机内进行并行测试，并可能集成由机器学习算法支持的自适应测试，该算法有选择地仅将有不确定性的硅片路由到扩展的SLT筛选流程，而大部分芯片则通过缩短或标准的流程（图4）。这种“智能SLT”方法在控制测试时间和成本开销的同时，保留了大部分缺陷筛选优势，并正成为OSAT和IDM在质量（以百万分之缺陷率DPPM定义）和单位测试成本上竞争的关键差异化因素。

图4：自适应SLT可进一步降低测试的总成本（时间）




图 表 5

来源：AEM，NOM

IC测试三件套：ATE、探针台/分选机和测试接口


半导体测试并非由单一工具完成，而是由一个紧密集成的系统（也称为“测试单元”）执行。测试单元由三个主要部分组成：自动测试设备（ATE）、探针台/分选机和专用测试接口。在SLT中，ATE被一个配备测试插座的系统测试板所取代，该系统测试板安装在SLT分选机内部。

- 自动测试设备（ATE）：ATE，或简称为“测试机”，是测试单元中精密的核心工作站，它将精确的电激励信号（例如电压、电流或高频波形）馈入被测器件（DUT），并监测输出响应。测试机将芯片在预编程输入

下运行的实时性能与工程设计规格进行比较，以识别缺陷。在ATE架构中，主机箱容纳测试机的电源、中央冷却单元和系统控制器，而测试头则容纳测试接口。

- 探针台/分选机：探针台或分选机是测试单元的机械自动化臂，与ATE协同工作，以确保连续、高速、无人值守的硅片测试流程。测试头被翻转并通过气动或液压方式对接至探针台/分选机的核心机械巢中。探针台和分选机用于不同的测试场景——探针台存在于CP中，处理未切割的晶圆，使用微小的探针在裸片被划片之前物理接触单个裸片；而分选机则从托盘上拾取芯片封装（在FT或SLT中），将其插入测试插座，并根据测试机的判定结果将其物理分拣到不同的料仓中。
- 测试接口：测试接口是物理和电气“桥梁”，根据芯片布局/封装定制，用于将通用测试机连接到待测器件。在CP中，使用与弹簧针（或用于细间距应用的MEMS探针）配对的探针卡，而在FT中则采用带有测试插座的负载板。


图5：芯片探针测试单元



图表 6

来源：MJC,NOM

图6：最终测试测试单元



图表 7

来源：SAE Technical Papers "Thermal Management and Control in Testing Packaged Integrated Circuit (IC) Devices", NOM

IC测试团队离不开“角色扮演者”

除上述三要素外，我们注意到还有补充温度管理的工具，以防止芯片在不同热条件下性能和物理特性出现非预期偏移，以及用于扩展或重新配置测试机范围的专用插件模块。

- 热卡盘：在CP中，卡盘是平坦、刚性的金属平台，通过真空吸附固定硅晶圆。热卡盘是一种内置加热元件和内部冷却通道的卡盘，可在模拟不同工作热条件时均匀控制被测晶圆的温度。热卡盘必须在极端温度变化下表现出极高的平面度（即极小的翘曲），以避免探针接触不良或晶圆破裂。
- 主动热控制系统（ATC）：ATC是集成到分选机中的动态温度管理系统。当测试机启动工作负载时，待测器件内部功率密度可能激增并瞬时升温。ATC检测被测芯片的热状况，并即时调整其冷却/加热动作，以抵消芯片内部的功率波动。
- 仪器：测试机本质上是一个模块化机箱，内部装有一组定义其初始测试范围的仪器。然而，如果芯片需要超出此内置组的测试覆盖范围，可以向测试机添加专用仪器以扩展其能力。这些模块化仪器在模拟/混合信号和高速数字等高性能领域尤为关键，我们观察到在CPO测试插入中引入了光学仪器以辅助光子测试项目（例如，光插入损耗、光谱/波长和偏振效应）。

图7：热卡盘集成到晶圆探针台中 热卡盘（左；ATT Systems提供）和晶圆探针台（右；FormFactor提供）



图表 8

图8：ATC集成到分选机中



图表 9

来源：公司数据,NOM

图9：仪器有助于扩展专用测试覆盖范围



图表 10

来源：Keysight,NOM 来源：FormFactor,NOM

图10：半导体测试设备和接口制造商概览



图表 11

来源：公司数据,NOM


鸿劲专注于分选机和ATC，并提供定制化测试套件

鸿劲已确立其在半导体后端测试领域的强大地位，特别专注于AI/HPC和ASIC领域。该公司专精于FT/SLT分选机（更侧重于FT；主要为拾取-放置式分选机，利用吸力转移待测器件并将其压入测试插座）和ATC。鸿劲提供

双温（高温[最高170 ° C]和常温[约25 ° C]）和三温（高温、常温和低温[低至-70 ° C]）ATC能力，基于三种冷却系统

- 液冷（ATC3系列）支持高达3,000W的冷却能力和25 ° C - 150 ° C的温度控制范围。AI GPU和大多数AI ASIC采用ATC3。
- 制冷剂冷却（ATC5系列）支持50-4,000W的冷却能力和-70 ° C-175 ° C的温度控制范围。部分AI ASIC客户以及应用场景在极端环境（如汽车和太空）中的芯片采用ATC5。
- 风冷（ATC6系列）支持30-50W的冷却能力和25 ° C-130 ° C的温度控制范围。ATC6可用于低功耗应用，如Android应用处理器。

图11：鸿劲的ATC产品组合



图表 12

来源：公司数据,NOM

图12：鸿劲的ATC解决方案及应用场景



图13


来源：公司数据,NOM

除了独立设备外，鸿劲还拥有高度集成的测试支持生态系统，通过销售基于芯片微结构定制的插座布局套件（SLK）和冷板，以确保优化的接触力（图13）。鸿劲通常约20%的收入来自夹具和模块，我们认为其中大部分是冷板。SLK是一种机械转换接口，帮助分选机适应测试头上的测试模块更换，以实现精确的电气连接。冷板安装在SLK上，以帮助测试阶段的热传递。

鸿劲的大部分冷板通道间距为500um。随着AI/HPC芯片热设计功耗（TDP）持续飙升，测试阶段的散热成为问题，对流换热系数是液冷性能的主要因素；它与通道间距成反比。因此，鸿劲在2Q26推出了微通道冷板（MCC

P)，可将通道几何尺寸缩小至150-200um。我们认为，与主流冷板相比，鸿劲的MCCP可享有15%的更高平均售价。


图13：鸿劲的产品包括IC测试分选机、ATC、SLK和冷板



图表 14

来源：公司数据,NOM

图14：鸿劲的收入构成



图表 15


来源：公司数据,NOM估计

AI/HPC芯片设计复杂度提升和面积扩大推动测试结构性增长

AI/HPC应用持续延长测试时间


我们认为，芯片设计复杂度提升和封装面积扩大是推动AI/HPC芯片在半导体测试过程中实现结构性增长的两个最关键催化剂，而测试过程由于在成本结构中占比较低，常被忽视。半导体行业目前正通过采用小芯片设计理念、2.5D先进封装以拼接多倍光罩尺寸中介层和3D IC堆叠来提高单位面积性能（以晶体管密度衡量），从而在布局/架构上经历范式转变，因为传统几何尺寸缩放节奏变化，在更先进逻辑节点上设计和制造大芯片的成本持续上升（图15、图16和图17），且任何单芯片都不可避免地面临光罩尺寸的物理极限（26x33mm曝光场尺寸，即858mm²）。在2025年台湾半导体展的一场研讨会上，台积电估计，从N28到A16，每光罩计算性能提升80倍，而结合先进封装可将增益扩大至约320倍，在>9.5倍光罩尺寸的CoWoS上（图18）。

图15：每颗良品芯片成本与节点迁移的关系 进入更先进节点时，每颗良品芯片成本持续增加



图表 16


图16：使用小芯片与SoC方案的成本降低对比



图表 17

来源：台积电，NOM 来源：NOM


图17：向更先进节点迁移导致芯片设计成本飙升



图表 18

来源：IBS，NOM

图18：先进封装是进一步提升子系统性能的途径




图表 19

来源：台积电，NOM

从根本上改变了半导体制造的宏观环境性和工艺机制。芯片粒或2.5D/3D封装中的裸片间互连如同复杂的拼图游戏，取代了传统无缝的片上通信，因为工程师必须确保稳健的信号与电源完整性，同时热管理和机械应力控制在此类布局中也变得至关重要。因此，半导体测试不再仅仅是生产流程末端的常规质量控制环节，它已成为一项不可或缺、高不确定性且直接决定商业成败的学科。

器件复杂度的提升自然需要更长的测试时间，若以英伟达AI GPU为例，将Hopper的FT时间指数设为1，我们估算Blackwell为4倍，Rubin约为7倍。测试时间延长叠加更高的每小时费率，将推高成本结构中测试内容的占比，根据我们的供应链分析，英伟达Rubin的测试内容（定义为FT、BIT和SLT之和）占成本比例可能升至3.3%，而Blackwell为2.5%，Hopper为1.9%。我们认为，测试时间延长对半导体测试设备制造商构成明确利好，因为OSAT需要跟上产能吞吐量。

图19：英伟达AI GPU逻辑制造成本中测试内容占比上升



图表 20


来源：公司数据，NOM估算

AI/HPC芯片尺寸更大——分选机重新设计势在必行

我们强调，若芯片封装尺寸扩大到某一阈值，FT分选机最终可能需要进行机械重新设计，OSAT必须升级设备。迄今为止，AI/HPC是封装尺寸扩大的主要驱动力。随着逻辑裸片已接近掩模版尺寸的物理极限，英伟达及其他AI加速器制造商认识到，增量性能提升必须来自子系统层面而非芯片层面，因此目标是在中介层上堆叠更多逻辑裸片和更多HBM立方体，以构建更强大的计算芯片系统。英伟达已从Ampere/Hopper（均为2倍掩模版尺寸中介层）演进至2024年的Blackwell（在3.3倍掩模版尺寸中介层上容纳两个掩模版尺寸计算复合体与八个HBM立方体），并即将在2026E推出Rubin（在5倍掩模版尺寸中介层上容纳两个掩模版尺寸计算复合体、两个I/O裸片与八个HBM立方体）。

我们认为，随着台积电持续推进CoWoS路线图以引入更大尺寸中介层（以及其下更大的IC基板），AI芯片尺寸的横向扩张不太可能停止。据台积电表示，其将于2026年将5.5倍掩模版尺寸CoWoS投入量产，良率超过98%。此前，台积电曾表示其采用SolC的9.5倍掩模版尺寸CoWoS-L及12个HBM堆叠将于2027E投入量产（图20；2025技术研讨会），而在今年的研讨会上，该公司将路线图延伸至2028年量产14倍掩模版尺寸CoWoS（20个HBM堆叠），并计划于2029年量产超过14倍掩模版尺寸CoWoS（24个HBM堆叠）（图21）。


图20：台积电在2025年技术研讨会上公布的CoWoS路线图



图表 21

来源：台积电，NOM

图21：台积电更新CoWoS路线图



图表 22

来源：台积电，NOM

我们注意到，“阈值”与FT阶段“一个矩阵托盘能容纳多少芯片封装”相关。矩阵托盘是一种塑料载具，以刚性网格的行列形式承载IC封装，分选机的机械臂会将真空吸嘴移至输入矩阵托盘上方，吸取未测芯片（DUT）并放入测试插座。托盘尺寸通常符合联合电子器件工程委员会固态技术协会（简称JEDEC）提出的标准。当前标准托盘规格为135.9x322.6mm，但若芯片封装尺寸为120x125mm，一个标准托盘仅能容纳两个DUT。JEDEC已认识到行业向更大封装尺寸发展的趋势（尤其是近年来受AI/HPC推动），并在近期版本中新增了两种托盘类型（亦称“巨型托盘”）：258x537.6mm和380x387.6mm。

鸿海已基于新JEDEC标准推进大型封装分选机的开发，当前计划于2026年下半年开始出货可处理>120x150mm封装的设备，并于2027年下半年推出适用于250x250mm封装的分选机解决方案，以抢占下一轮分选机升级的先机


。鸿海还计划增加更多自动化功能，以更好地与无人工厂集成（例如空中悬挂式运输系统[OHT]和自主移动机器人[AMR]），从而提升产能吞吐量。我们的粗略估算显示，120x150mm封装可容纳最大10-11倍掩模版尺寸的中介层，这与台积电2027-28年的CoWoS路线图吻合，但我们的供应链核查尚未发现如此大型的AI芯片在研。

图22：IC矩阵托盘 图23：JEDEC新增两种托盘类型以应对更大封装尺寸
左侧为当前标准托盘（135.9x322.6mm），中间为258x537.6mm，右侧为380x387.6mm



图表 23

来源：日月光，NOM



图表 24

来源：JEDEC，NOM

AI/HPC芯片发热量也更大——更强大的ATC必不可少


我们认为，鸿海将从AI/HPC客户向更强大ATC（更大冷却能力）的迁移中受益于ASP上升趋势，因为封装内更多裸片带来的子系统性能提升是以更严格的热管理要求为代价的。

以英伟达AI GPU为例，Blackwell Ultra（B300）的最大TDP为1,400W，鸿海ATC3.5（冷却能力高达2,000W）可支持该功耗。然而，我们认为Rubin（R100）的TDP可能从1,800W起步，这将使ATC3.5的余量不足，并可能触发向ATC3.6（高达3,000W）的升级。诚然，将TDP与ATC最大冷却能力进行比较有时不如“功率密度”（热物理学中更常称为“热通量”）更具参考价值，因为TDP仅告诉我们“产生了多少热量”，而功率密度/热通量则揭示了“热点有多集中”以及“热传递有多快”。

我们预计，随着计划于2028年投产的Feynman（F100）平台推出，散热挑战将进一步加剧。英伟达在GTC上公布了从Feynman平台开始采用3D堆叠技术的计划（报告）。垂直芯片堆叠（台积电的SolC平台）理论上可以在不增加芯片面积的情况下（相较于通过水平扩展以容纳更多芯片的CoWoS/2.5D封装），增加每个封装内的晶体管数量，而晶体管数量是计算能力的直接指标。AMD（AMD US，未评级）认为，3.5D芯片模组（即2.5D封装+3D混合键合）可以实现更短的数据路径并提高互连能效，并估计在给定的模组面积内，其有源硅面积比纯2.5D封装多出约80%（图24）。我们认为，3D逻辑堆叠方法也可能出现在其他定制AI芯片的未来路线图中（图25）。

目前，AMD在台积电的SolC应用上处于领先地位（从MI300系列开始），在最新的MI450中，我们相信AMD在两个掩模版尺寸的有源中介层（I/O die）上堆叠了四个顶部芯片（四个XCD），其中每个顶部芯片的尺寸约为1/3掩模版（图26）。英伟达在芯片规格上将更为激进，计划在Feynman平台上将一个掩模版尺寸的GPU芯片堆叠在另一个之上，这是首次实现GPU-on-GPU的SolC堆叠（报告），这将使得即使在中介层掩模版拼接尺寸增长有限的情况下（约6倍掩模版，见图27中的面积；相比Rubin的约5倍有所增加），也能实现更高的计算能力。这种行业实践理论上会加剧散热挑战，我们预计这将推动向更强大的ATC3.7的迁移。据鸿海称，其已准备好最大冷却能力高达7,000-8,000W的ATC，并且正在研发通往>10kW的工程方案（图28）。


图24：3.5D封装提供更密集的小芯片模组



图表 25

来源：AMD，NOM


图25：博通在其3.5D平台上引入了面对面3D混合键合



图表 26

来源：博通，NOM


图26：AMD MI455的平面布局与横截面图



图表 27

来源：公司数据，NOM


图27：英伟达Feynman GPU的平面布局与横截面图



图表 28

来源：公司数据，NOM估计

图28：鸿海为应对AI/HPC芯片更高TDP的ATC路线图



图表 29

来源：公司数据，NOM

英特尔的EMIB可能为大型AI芯片测试需求打开新窗口

我们认为，一些AI ASIC客户可能已开始评估英特尔（INTC US，未评级）的EMIB-T（带TSV的嵌入式多芯片互连桥接）作为逻辑+HBM集成的替代方案，原因是担心台积电的产能支持不足。据英特尔称，EMIB-T旨在以尽可能低的成本实现HBM4/4E与逻辑小芯片的互连，其路线图是到2026年，在约120x120mm的基板上实现集成超过8倍掩模版尺寸的总顶部硅面积；到2028年，在大于120x180mm的基板上实现超过12倍掩模版尺寸的总顶部硅面积（图29）。如果成功，英特尔的EMIB-T可能为大型AI芯片测试打开一个新的需求窗口。我们估计，鸿海在英特尔代工厂应有处于工程验证阶段的FT分选机。

我们认为，谷歌（GOOGL US，未评级）可能依赖英特尔的EMIB-T用于下一代TPU v9，这可能是对英特尔先进封装能力的关键试金石。根据我们的供应链分析，这个标杆项目的基板主体尺寸将在120x120mm以内（参见我们报告中的平面布局图），尚不需要过渡到超大托盘配置。

英特尔EMIB上一个（重要程度）低得多的副项目，可能是英特尔将采用NVLink集成英伟达RTX芯片的笔记本电脑SoC，这是双方合作的结果（报告）。由于鸿海多年来一直是计算应用领域重要的FT分选机供应商，我们相信鸿海有可能参与这个客户CPU项目，其价格可能高于供应给台湾地区OSAT厂商的产品。

图29：EMIB路线图 来源：英特尔，NOM

AI/HPC推动台积电CoWoS产能持续增长

我们认为，台积电的CoWoS产能增长是鸿海分选机销量趋势的一个指标，因为两者都主要由AI/HPC需求驱动，我们估计每年约100%的CoWoS产能分配给AI/HPC应用（相比之下，鸿海约80%的分选机工具订单来自AI/HPC）。但我们注意到，考虑到不同AI加速器的中介层晶圆产出率不同以及分选机的吞吐量因素，CoWoS产能建设与分选机采购之间不一定存在数学上的直接关系。

迄今为止，由于AI的强劲需求，台积电的供应在前后端显然仍受到制约，该公司已承诺将适时扩大产能，并表示“非常努力地满足所有需求”且“不会放弃任何业务”（参见4Q25和1Q26业绩说明会上的评论）。我们观察到，近几个月来，为应对激增的AI芯片需求，台积电在CoWoS产能规划（或更准确地说，“CoW”产能）上变得更加积极，并在7月的财报电话会议上再次上调了资本支出指引（报告），这应间接凸显鸿海分选机业务的增长轨迹。

在我们最新的《亚洲AI半导体与服务器锚定报告》中，我们的供应链核查显示，台积电可能在2026年将CoWoS产能扩大至110万片（或到2026年底约130kwpm），并在2027年将其提升至200万片。尽管台积电在CoWoS计划上已变得更加积极，但我们的逆向观点是，“WoS”（非台积电控制）和许多小组件（例如IC基板）在2027年很可能成为比“CoW”（台积电控制）更大的瓶颈。我们仅假设2027年CoWoS产出为180万片（尽管我们假设台积电的目标是200万片）。

虽然我们没有关于台积电在2027年之后如何扩大CoWoS产能的清晰自下而上估计，但我们已尝试在《亚洲AI半导体与服务器锚定报告》中，基于台积电的AI半导体增长指引和我们关于制造内容增加的假设，来推算一条可能的轨迹。台积电的指引可能暗示，到2029年，年CoWoS产能将达到250-350万片，而2025年为68万片，这意味着2025-2029年产能复合年增长率为40-50%，而2022-2027年计划的复合年增长率超过80%。如果这一扩张路径得以实现，我们预计鸿海的ATC/分选机销售将在2027年之后继续受益于台积电及其生态系统合作伙伴相关的后端测试资本支出研究。

图30：台积电在CoW产能扩张上变得更加积极 来源：公司数据，NOM估计

图31：但产出将受到“WoS”的制约 来源：公司数据，NOM估计

图32：台积电CoWoS产出细分 来源：公司数据，NOM估计

图33：台积电CoWoS产出分配 来源：公司数据，NOM估计

CoPoS可能开启另一波分选机升级浪潮

我们认为，“芯片-面板-基板（CoPoS）”或扇出型面板级封装（FOPLP）的大规模量产，将实现更大的中介层集成（图34；进而增大基板/封装尺寸），考虑到底层机械结构可能进行的调整，这可能会推动鸿海（Hon）迎来新一轮IC测试分选机升级。我们在《亚洲AI半导体与服务器锚定报告》中指出，CoPoS是台积电（TSMC）在先进封装领域保持竞争优势的应对措施之一，通过为更大尺寸的2.5D封装提供更具宏观环境性的方案。

台积电在2026年4月的技术研讨会上展示了其生产路线图：预计到2028年实现14倍掩模版尺寸的CoWoS，到2029年实现超过14倍掩模版尺寸的CoWoS。我们的粗略估算显示，当CoW尺寸达到14倍掩模版时，每片CoWoS晶圆仅能产出1至2个中介层，这让我们对其宏观环境性感到困惑。面对英特尔EMIB-T等替代方案的挑战，我们理解台积电有动力“全力以赴满足所有需求”且“不让任何业务流失”，但显然，在如此大的CoW尺寸下，“CoW

oS”并非宏观环境可行的方案。我们注意到，AMD认为超过8倍掩模版尺寸的中介层正转向面板级封装以获得更优宏观环境性；我们的“餐巾纸计算”显示，对于8倍掩模版尺寸的中介层，圆形300mm载具可产出5-6个单位，而方形300mm面板则可产出9-10个单位。

因此，我们认为，如果台积电的AI客户不妥协其芯片设计布局，台积电确实有动力比我们此前预测的2029年量产时间更早地准备好CoPoS。目前310x310mm CoPoS的状态是，预计在2026年中完成迷你生产线搭建，台积电管理层目前预计将在未来两到三年内实现产能爬坡。我们认为，台积电能以多快速度完成开发并将其转化为大规模量产，值得关注。

如果台积电能在2028年下半年将CoPoS投入量产，我们推断鸿海可能会在2027年下半年收到大型封装的首批分选机订单，考虑到从工程认证到产能爬坡大约需要12个月的交货周期。然而，根据我们目前对物理架构的认知，最初的驱动力可能并非来自领先AI GPU客户的2028年平台。Feynman的基板本体尺寸可能在120x125mm范围内（图27），能够很好地适配当前的JEDEC矩阵托盘。

图34：更大的中介层推动向FOPLP转变 来源：AMD，NOM

CoWoP的商业化路径要漫长得多，且成功并无保证，尽管更大的芯片封装可能会刺激分选机的更新换代。我们在2025年8月的《亚洲AI半导体与服务器锚定报告》中深入探讨了英伟达创新的“芯片-晶圆-PCB（CoWoP）”技术，解释了CoW模块直接安装在类基板PCB（SLP）上，从而消除了当前配置中CoW模块与高密度互连（HDI）PCB之间的ABF基板（图35）。从IC基板切换到HDI PCB将实质上扩大封装尺寸，从而可能刺激针对新机械设计（例如转向超大托盘）和更具挑战性的热管理要求的新ATC/分选机采购，这显然利好鸿海的设备销售。尽管我们认为，考虑到欣兴和臻鼎自2017年起为iPhone主板供货的历史，它们将继续参与开发，但在制造CoWoP SLP时确保低翘曲和良好的平整度可能极具挑战性，因为其尺寸远大于iPhone SLP且更厚，可能需要考虑新材料。

此外，由于IC基板桥接了芯片与PCB之间的线宽/线距差异，移除IC基板可能需要在CoW中介层下方额外构建RDL层。芯片与SLP之间的凸点间距匹配和热膨胀系数匹配对于CoWoP至关重要，解决详细的技术问题可能需要很长时间。

因此，我们认为该项目在即将到来的Rubin Ultra和Feynman上可能仍处于研发阶段。我们将密切关注该项目的进展，如果英伟达为应对实际挑战而做出改变，我们不会感到意外。

图35：CoWoP用SLP取代ABF基板+HDI PCB 来源：NOM

新兴OSAT的2.5D合作对鸿海同样有利

我们认为，除了台积电的扩张之外，OSAT更多2.5D/CoW合作及产能增加可能成为鸿海分选机业务的产量驱动力。我们在2025年8月的《亚洲AI半导体与服务器锚定报告》中首次提及台积电对CoW产能扩张的审慎态度，并指出这种规划对OSAT至关重要，因为它已促使大多数AI芯片客户寻找替代的CoW供应商。我们估计，日月光到2026年底可形成25kwpm的FOCoS产能，而到2025年底已安装5kwpm。

安靠（Amkor，AMKR US，未评级）也是替代的CoW合作伙伴，管理层已强调有十多个2.5D合作项目（根据安靠的定义，基于硅中介层），并预计高密度扇出RDL器件（即基于有机中介层）将在2026年量产，以及面向AMD的桥接型解决方案将在2027年推出。我们的行业调研显示，安靠到2026年底可能拥有约15kwpm的2.5D/SWIFT产能。

尽管OSAT在研的许多2.5D/模塑中介层封装是针对CPU的，因为其技术要求（例如RDL线宽/线距）相对宽松，且不含昂贵的HBM内容，但这些芯片封装自然比传统的FCBGA更复杂，可能会延长测试时间。我们将在后续部分详细阐述CPU方面的机会。

图36：2.5D先进封装解决方案对比

来源：公司数据，NOM

图37：OSAT主要CoW项目

来源：公司数据，NOM

鸿海将从AI OSAT测试支出增长中受益

我们预计，日月光（Hon）的自动测试设备（ATC）/分选机（handler）业务将受益于AI OSAT（外包半导体封装测试）测试资本支出的增加，因为大型封装基板仍是AI加速器的支柱，且OSAT正积极增加厂房面积和测试机产能，以应对每颗设备测试总时间的指数级增长。我们整理了主要OSAT（其测试服务面向北美AI芯片客户）的资本支出计划和预测，这些支出在2026-27E期间似乎将显著增长。尽管其中一些公司未将支出预算细分为封装和测试阶段，但方向上看，我们预计测试方面的美元支出将增加，且存在上行潜力，考虑到台积电更激进的CoWoS扩产计划以及OSAT参与完整的2.5D交钥匙服务。与此同时，SEMI也预计全球测试设备支出在2025-28E期间将录得约20%的年复合增长率。我们认为，所有这些因素都表明，日月光（Hon）的ATC/分选机业务在2028F之前将呈现强劲增长趋势。就其近期轨迹而言，我们还将日月光（Hon）的设备收入模式与爱德万测试（Advantest）和泰瑞达（Teradyne）提供的领先SoC测试机TAM（总可用市场）预测进行了比较，考虑到测试机销售与ATC/分选机销售之间存在1:1的关系，这两者都预示着日月光（Hon）设备业务将实现强劲的同比增长。

图38：AI OSAT资本支出趋势 来源：公司数据、彭博研究有限合伙企业、NOM预测

图39：测试设备支出增加 来源：SEMI、NOM

图40：日月光（Hon）设备收入与爱德万测试（Advantest）SoC测试机预测对比 来源：公司数据、NOM预测

图41：日月光（Hon）设备收入与泰瑞达（Teradyne）SoC测试机TAM预测对比

注：泰瑞达（Teradyne）尚未细分2026E年120-140亿美元ATE

TAM。我们根据历史模式假设TAM的80%流向SoC测试机。来源：公司数据、NOM预测

日月光（Hon）可能在SLT分选机方面取得更多进展

日月光（Hon）历史上将其绝大部分业务集中在FT分选机上（分选机收入的70-80%来自FT），但仅靠传统的ATE驱动的FT可能已不足以检测所有结构和功能缺陷，因为逻辑芯片封装变得更加复杂。日月光（Hon）正利用其在定制化和ATC方面的能力进军SLT分选机市场，我们认为一家美国CPU/GPU客户是其SLT分选机的长期客户之一。

我们了解到，日月光（Hon）已开始与一家美国AI GPU供应商就未来一代AI GPU的SLT分选机进行工程合作，但由于成功与否存在不确定性，我们尚未将此纳入盈利预测；该细分市场目前由致茂电子主导。在我们看来，日月光（Hon）新的SLT分选机会可能直接来自ASIC客户，这些客户在强制性FT基础上更广泛地采用SLT，导致需求激增。

移动AP和CPU也经历架构变化

我们认为，由于从单芯片布局向多芯片布局的转变，以及最初在AI/HPC领域采用的先进封装技术，某些移动AP和CPU的设计复杂性增加，日月光（Hon）可从中获利。架构变化可能会延长测试时间，因此对测试机和分选机的购买/升级是明显的利好因素。同时，芯片性能提升可能会推动额外的ATC需求，以便在测试阶段实现更精确的温度控制。尽管日月光（Hon）来自移动通信的收入贡献相对较小（2025年占工具订单的10%），但我们的供应链调查显示，日月光（Hon）在移动AP的FT分选机领域拥有非常稳固的地位，支持旗舰移动AP客户的产品，并且一些高端设备也需要风冷ATC。

苹果的WMCM和SoIC-MH可能促进日月光（Hon）的ATC/分选机销售，其封装创新努力值得关注

我们假设，尽管安卓设备销量下滑，但苹果的AP需求将保持强劲，更重要的是，苹果即将推出的A20 Pro封装转向晶圆级多芯片模块（WMCM；报告）很可能成为2026F年移动通信领域ATC/分选机升级的焦点。我们认为，日月光（Hon）将成为基于WMCM的AP的FT分选机供应商，与泰瑞达（Teradyne）的测试机配套，并且该测试分选机将需要能够进行高达3000W热管理的ATC，而当前的InFO-PoP测试分选机则没有ATC设置。在我们看来

，考虑到AP TDP通常在10-15W范围内，这种ATC能力可能足以解决DUT（被测设备）潜在的自热问题。我们预计WMCM分选机套件的ASP将比InFO-PoP提升约50%。

WMCM是一种后置芯片（先RDL）扇出方案，与台积电的CoWoS-R工艺相当（但没有基板），并且先RDL方案能够以比InFO更细的线宽/线距（L/S）构建更多RDL层，从而确保更好的芯片性能。我们预计WMCM工艺将把A20 Pro的RDL L/S缩小至5/5um，而InFO-PoP为10/10um，RDL层数相同，均为三层（图42）。在2025年7月的报告中，我们认为苹果不会增加A20 Pro的RDL层数，可能的原因是：1）消费类应用不需要像AI/HPC应用那样多的RDL层数（后者通常超过五层）；或2）苹果可能将A20 Pro/WMCM用作未来封装架构变革的实验平台。

正如《全球先进封装——CoWoS、SoIC和InFO的演进》报告中所讨论的，我们的供应链分析表明，苹果可能一直在为M系列芯片开发一些混合键合/SoIC项目。苹果于2026年3月发布了M5 Pro和M5 Max（新闻稿），我们观察到苹果将之前单芯片中的CPU和GPU模块分解为独立的子芯片，台积电使用SoIC-MH通过无凸点面对面混合键合将CPU和GPU小芯片键合到无源中介层上（图43）。虽然SoIC-MH架构与2.5D CoW有些相似，但M5 Pro/M5 Max通过用无凸点混合键合取代微凸点（2.5D CoW），可以实现更高的芯片间互连密度，并减少基于小芯片布局中的寄生损耗（或“小芯片税”）。

我们推断，向分解式芯片设计的转变可能会在测试阶段引发对多区域热控制更严格的要求，因此测试设备制造商可能会受益于ATC/分选机的潜在升级。此外，我们认为，鉴于苹果在台积电推动芯片封装创新的努力，关注苹果是否会在2027F之后将SoIC与WMCM结合（可能使用更多RDL层）用于其M系列（甚至移动AP）的供应链动态是值得的。更复杂、更强大的芯片显然是后端测试供应链（包括日月光（Hon）的ATC/分选机）的利好因素。

图42：WMCM将内存和AP并排放置 来源：公司数据、NOM预测 来源：TechSearch International

- 混合键合将通用CPU小芯片与不同的GPU小芯片（例如Pro和Max）结合

图43：苹果M5 Pro和M5 Max中SoIC-MH的横截面

- 将独立的CPU和GPU芯片混合键合到硅基底芯片上，形成一个单一的SoIC，具有极低的芯片间延迟
- 通过将芯片设计分成两个更小的芯片来降低芯片成本并提高良率

8/12

来源：Besi、TechSearch International、NOM

CPU测试增长配方——更高产量叠加更复杂需求

自2025年下半年以来，由于代理型AI的兴起，关于服务器CPU的讨论日益增多，包括供应不足以及对客户端CPU生产的挤出效应。服务器CPU涵盖用于非AI通用服务器的普通CPU、与加速器配对的头节点CPU，以及用于AI工作负载（但不与加速器配合）的CPU。我们认为第二和第三类正在推动对服务器CPU的强劲需求，尤其是代理型AI热潮后的最后一类。值得注意的是，AMD在2026年5月将其服务器CPU潜在市场规模预测从2024年11月给出的600亿美元翻倍，至2030年预计超过1200亿美元。我们认为Hon的分选机供应商可能受益于更强的CPU需求，因为它一直是支持一家美国CPU客户的主要分选机供应商。

我们还观察到服务器CPU布局的变化，这可能为后端测试和Hon的分选机销售带来结构性利好。nVidia和一些CSP基于ARM的CPU正从单片设计转向多芯片或小芯片设计，并可能采用更先进的封装技术以促进更快的芯片间互连，例如台积电CoWoS-R的模塑中介层和Amkor的S-SWIFT。nVidia CEO黄仁勋在今年COMPUTEX主题演讲中也花了更多时间介绍Vera CPU，并提到“代理是一种新的工作负载。过去我们为人类构建CPU。现在我们需要为代理、代理系统构建CPU。其特性不同——为什么旧CPU会一样？”关于CPU架构革命的更多细节，请参阅我们的《亚洲AI半导体与服务器锚定报告》。

nVidia的Vera CPU在一个2.2倍掩模版尺寸的有机中介层上封装了一个计算芯片、一个I/O芯片和四个内存接口小芯片。nVidia强调所有88个Olympus计算核心都在一个单片计算网格中，核心间通信没有“小芯片税”，并为内存控制器和I/O构建独立芯片，以最大化计算芯片面积用于计算目的。我们认为这种将内存控制器模块从核心计

算复合体中分离出来的芯片设计理念，最终可能成为基于ARM的CPU设计者甚至AI加速器（例如，我们认为TPU

v9具有独立内存结构；联发科已公开阐述这一概念，图44）的常见做法，以将宝贵的芯片面积留给核心计算。

我们还在去年8月和12月向亚洲供应链指出了谷歌基于ARM的CPU “Axion

N4A”（采用台积电3nm工艺；代号“Cypress”）带来的需求上行，部分原因是TPU

8t/8i中CPU采用从x86转向谷歌Axion。我们认为Axion N4A的供应链物流由世芯-KY（3443 TT，中性）处理，而京元电子使用爱德万测试的ATE配合Hon的ATC/分选机支持FT阶段，以及使用致茂电子的分选机支持SLT阶段。当前量产项目采用单片布局，但我们的行业调研表明，下一代可能采用双芯片配置，仍使用FCBGA封装，预计于2028年发布。

诚然，这些CPU布局的变化可能不会要求非常大的基板尺寸以推动向巨型托盘和分选机机械升级的过渡，但我们认为，基于小芯片或多芯片的布局将用单片设计的简单性换取高度复杂的测试范式，以验证芯片间互连效率，从而延长测试时间。此外，多芯片布局自然地将热负荷分散在整个封装上，因此给ATC带来了复杂的热管理挑战。系统必须部署超精密、多区域主动热头，以动态平衡芯片间差异巨大的自热条件，防止对芯片封装造成热损伤。我们认为，Hon拥有独一无二的ATC能力，能够在工程阶段早期脱颖而出。

图44：将内存控制器接口模块卸载到小芯片 来源：联发科、NOM

图45：CPU布局概览 来源：公司数据、NOM估计

服务灵活性与扩展的热控制路线图助力超越竞争

我们认为Hon的ATC/分选机在区域和全球同行中，尤其是在高功率AI/HPC应用中能够脱颖而出，原因在于：1）无与伦比的定制化能力；2）开创性的ATC技术；3）在台湾半导体后端集群提供就近服务的灵活性。我们认为，毗邻台湾完整的半导体生态系统以及比海外同行更及时的现场工程服务，是大多数台湾设备制造商共有的优势。虽然IC测试分选机最初可能看起来像是简单的机械自动化，常被简化为仅仅是拾取和放置待测器件的机械臂，但其背后的现实是精密微机械与扎实热物理知识的复杂结合。

理论上，一线ATE制造商爱德万测试本可在测试分选机销售中享有天然装机基础优势，因为分选机与测试机配合使用，且爱德万在机电一体化方面拥有先进技术能力，可优化分选机与测试机的协调。这在内存测试中尤其有效，因为测试依赖于极端并行性（即在相当标准化的接口上实现高吞吐量）。爱德万过去曾利用其内存测试机装机基础建立起较大的分选机市场份额，随后逐渐被新兴内存分选机专家如Techwing（089030 KS，未评级）蚕食。

Hon的ATC/分选机业务主要服务于逻辑半导体（2025年仅约1-2%的工具订单来自内存），爱德万的固有优势在此完全消失。逻辑封装与大宗内存相比种类繁多，具有不同的物理尺寸、球数/间距等，这需要在产品导入阶段进行深入、早期的合作，并与专用测试接口（负载板和插座）保持紧密沟通，以在分选机内部构建定制化机械结构。像Hon这样的专业分选机制造商可以在工程灵活性中蓬勃发展。相比之下，爱德万并未投入大量资源来定制分选机，因为分选机本质上是“配角”（占总收入的1-2%），而IC测试机是其核心业务线。这或许也解释了为何泰瑞达在逻辑测试领域有较大敞口却没有自己的分选机业务部门。

9/12

在AI/HPC和ASIC领域，由于芯片尺寸大、多芯片封装复杂（例如2.5D/CoWoS）以及引脚数极高，分选机的定制化尤为重要且必要，而鸿劲（Hon）在这些领域是专家（2025年72%的工具订单来自AI/HPC和ASIC）。鸿劲通过紧密的NPI合作，直接参与AI/HPC和ASIC的早期开发阶段，其背后拥有超过600项全球专利申请的强大IP组合，涵盖热控制、高吞吐量和自动光学检测（AOI），并向终端客户的研发实验室提供早期配置用于工程验证和联合开发。我们在图46中总结了鸿劲的NPI状态（数据截至2025年第二季度）。

此外，在AI/HPC测试中，分选机不仅仅是纯粹的机械分选设备，因为伴随的ATC（自动温控系统）成为了一个主动执行环境。鸿劲的双温区和三温区ATC覆盖了广泛的工作温度和冷却系统（液冷、制冷剂冷却和风冷），公司能力持续提升，路线图已扩展至7,000-8,000W准备就绪，工程管道中超过10kW（图28）。我们认为，清晰

的ATC路线图和良好的执行力，使鸿劲在寻求启动新芯片开发的AI/HPC客户中处于更有利的位置。

图46：鸿劲按应用和终端客户所在地划分的NPI状态 注：数据截至2025年第二季度。 来源：公司数据，NOM

图47：全球主要测试机和分选机制造商对比（除中国外）

注：市值数据截至2026年7月17日。 来源：公司数据，彭博研究社，NOM估计

鸿劲并未缺席制造业回流趋势

我们认为，鸿劲已通过2022年将子公司网络扩展至美国、2025年扩展至德国，战略性地布局于半导体回流趋势中，以缩小地理差距并提升服务效率和本地化支持。虽然公司的核心设备制造中心仍主要扎根于大中华区以最大化生产效率，但这些海外子公司可能成为未来根据客户需求进行扩张的重要桥头堡。

全球半导体制造供应链正经历结构性重组，原因是芯片供应商的多元化需求以及其母国政府的激励措施。例如，美国政府已实施包括《芯片与科学法案》和关税不确定性在内的激进产业政策，以重建（或在某种程度上复制）国内硬件生态系统。苹果和英伟达等美国公司已宣传本土供应计划（新闻和新闻）。

鸿劲的美国子公司位于德克萨斯州奥斯汀，我们认为这使其置身于美国新兴的硅集群之一，因为AMD和特斯拉（TSLA US，未评级）等几家美国先进芯片设计公司在此设有园区。在德国，我们注意到鸿劲的布局旨在针对不同的需求特征，专注于欧洲的汽车和MEMS芯片测试领域。

由于鸿劲超过50%的收入来自美国终端客户，我们认为最关键的回流动向是台积电（先进逻辑制造/封装）和安靠（先进封装）在美国亚利桑那州的扩张计划，以及京元电子最近决定在美国建厂（新闻）。截至2025年3月，台积电的计划是建设一个包含六座晶圆厂和两座先进封装设施的先进逻辑半导体生产集群（新闻稿）。该公司最近宣布计划在亚利桑那州额外研究1000亿美元（报告）。据台积电称，其已在第一阶段开始N4量产，并计划在2026年下半年将工具搬入第二阶段，用于2027年下半年的N3量产；它也已开始第三阶段晶圆厂建设（用于N2），并将于今年开始第四阶段晶圆厂和一座先进封装工厂（AP1）的建设（图48）。至于安靠，该公司计划在亚利桑那州研究70亿美元建设一座先进封装绿地工厂，靠近台积电的制造综合体，第一阶段的大规模量产预计于2028年开始，并在2030年达到全面规模（图49）。

此外，台积电和安靠已宣布在美国的先进后端服务长期合作伙伴关系（新闻和新闻），这可能是因为端到端的区域供应需要协调晶圆厂、先进封装和测试。我们目前的假设是，台积电可能将大部分新增先进逻辑产能转向利润更高的AI/HPC芯片生产，并将先进封装产能转向CoW（而非完整的CoWoS交钥匙方案），以更好地证明相比在台湾研究更庞大的支出是合理的，因此安靠的新工厂将承担更多WoS组装任务，并与京元电子分担后端测试工作量。当台积电、安靠和京元电子开始为新工厂配备工具并提升产量时（可能从2028年开始），我们预计鸿劲将受益于另一波设备支出。我们还认为，鸿劲可能已在考虑在美国设立潜在工厂，可能用于最终工具组装，而将模块生产留在台湾。

图48：台积电正在美国研究 来源：台积电，NOM

图49：安靠也在美国建设后端大型工厂 来源：安靠，NOM

图50：鸿劲的全球布局实现本地化支持，鸿劲可能正在考虑在美国设立潜在工厂 来源：公司数据，NOM

鸿劲在中国高端AI和汽车测试领域占据主导地位

鸿劲约20%的收入来自中国，公司专注于AI/HPC和汽车垂直领域，因为这些领域在测试阶段对热控制要求更严格。中国的本土分选机供应商主要是长川科技（300604 CH，未评级）和JHT（603061 CH，未评级）。我们认为，鸿劲的测试分选机凭借其在极高/低温（高达170 ° C/低至-70 ° C）下的卓越温度控制能力和更大的冷却能力（可能高达7,000-8,000W），在中国高端AI/HPC和汽车芯片领域占据强势地位。中国国内同行的ATC基于制冷剂冷却或风冷，尚未开发出液冷ATC，而液冷ATC因传热更快，是AI/HPC芯片测试的理想选择。我们在图51中对比了鸿劲、长川科技、JHT以及其他中国测试机/分选机供应商。

我们认为，鸿劲的ATC/分选机处于有利位置，能够利用中国培育本土AI/HPC芯片的努力。中国已转向2.5D先进封装，通过聚合更成熟的芯片来实现目标计算性能，以规避美国对其采购先进晶圆制造设备的收紧限制。长电科技和盛美上海（688820 CH，未评级）都在非常积极地扩张2.5D产能。因此，我们认为测试复杂性可能急剧上升，未受制裁的后端测试设备供应商将成为受益者。

图51：鸿劲与中国本土测试机和分选机制造商对比

来源：公司数据，彭博研究社，NOM估计

图52：中国OSAT资本开支趋势 来源：公司数据、彭博资金资讯、NOM

新技术部署的无名英雄

我们认为，半导体测试的角色也已演变为一个基础性锚点，不仅是一个纯粹的后制造检查点，而且能主动驱动下一代硬件架构。日月光不仅有望从新技术的采用中获利，还将引领其发展。我们看到CPO和MCL正初现曙光，从研发创新走向可能分别支持未来的芯片级/系统级互连和散热，但两者都可能需要对当前的半导体后端测试流程进行彻底改革，同时修改和改造测试工具（例如ATE和分选机）。我们认为，台积电及其OSAT生态系统合作伙伴有动力从2027财年起加大对CPO和MCL的研究，为最早从Feynman（预计于2028年下半年）开始的更广泛采用做准备。因此，我们预计日月光将受益于这波支出浪潮，并在2027-28财年享受ASP升级带来的顺风。

新的分选机机遇始于CPO测试插入点4

我们预计日月光的分选机/ATC将在CPO测试中发挥作用，可能始于测试插入点4的光电协同测试。光电协同测试是一种多模态测试，可同时验证封装了交换ASIC和光学引擎的CPO模块的光学和电学特性。

单个光学元件中任何未被检测到的缺陷都将迫使制造商报废整个昂贵的CPO交换模块，因此测试不能等到最终组装。策略性地提前插入测试以验证已知良好光学/电学芯片并检查封装，是管理CPO强烈的热机械脆弱性并确保可行制造良率的唯一方法。据我们所知，目前台积电及其生态系统合作伙伴的CPO生产中有四个测试插入点，其中两个在台积电的监督下进行，另外两个在OSAT处进行。测试插入点的详细信息请参见我们的锚定报告。

我们认为，日月光可能在测试插入点4与ATE制造商泰瑞达合作，由泰瑞达的测试机负责提供测试用的电信号；光学测试则将由专用仪器（可能是是德科技[KEYS US，未评级]）进行。日月光的分选机将首先通过插座或光纤阵列单元，促进从外部激光源到光学引擎的光学对准，这个过程可能相当耗时且复杂。完成对准设置后，日月光的分选机将使测试机和仪器能够在一次接触中测试交换ASIC和光学引擎。测试插入点4也需要ATC。日月光的目标是在2026年底前完成工程验证，并于2027年开始出货，以应对2028年的产量爬坡。然而，考虑到供应链动态变化以及CPO爬坡时间表的不确定性，我们并未详细计入CPO的贡献。我们认为，任何实质性进展都可能成为我们2028财年之后盈利预测的上行不确定性。

日月光当前与CPO最终测试相关的业务仅为电学测试

我们注意到，日月光已经为量产中的CPO交换机（例如，英伟达Spectrum-X和Quantum-X）的电学测试出货了ATC/分选机。电学测试是对交换ASIC和光学引擎一起进行，或分别对交换ASIC和光学引擎进行。

图53：CPO插入流程 注：此为概念性图示，不特指任何公司或项目。 来源：NOM

图54：CPO插入流程及潜在供应商

来源：NOM

图55：日月光在CPO测试插入点中的角色

来源：公司数据、NOM

图56：当前CPO最终测试与CPO测试插入点4中CPO交换机的测试方式对比 来源：公司数据、NOM

MCL可能要求改变ATC/分选机和测试流程

我们认为，Feynman首次采用GPU-on-GPU SolC堆叠所带来的热挑战，可能再次引发行业对MCL采用的评估和讨论，因为该结构可能轻易将芯片TDP推高至3000W以上，更重要的是，在中介层/基板尺寸扩展相当有限的情况下，功率密度/热通量将急剧跃升。我们认为，随着供应链的重组和为MCL做准备，将需要大量的工作流程协调和责任明确，而日月光很可能在技术突破中发挥主导作用。我们认为，基于MCL的封装必须使用专用的新型分选机，而日月光最早可能在2026年第四季度准备好工具平台。

目前，液冷冷板放置在均热板上，中间有一层TIM2。冷却液流经冷板上的通道，带走下方处理器的热量。对流传热系数是液冷性能的主要决定因素，与流体流速直接相关，与通道间距成反比。然而，更高的流速或更窄的通道尺寸是以液体进出口之间更高的压降为代价的，这可能会消耗更多能量来泵送冷却液。

MCL将冷板上的冷却液通道集成到顶盖或均热板（“微通道”）中，并取消了冷板和TIM2层的使用。传统的散热路径“芯片→TIM1→顶盖→TIM2→冷板”因此缩短为“芯片→TIM1→MCL”。取消TIM2以及均热板（顶盖）和冷板之间的边界可以降低热阻并提升冷却性能（图57）。MCL的使用可能是必要的，因为当AI芯片TDP接近3000W时，传统的单相液冷冷板可能达到其散热极限。关于MCL和先进冷却替代方案的广泛技术讨论，请参见我们2025年10月的《亚洲AI散热锚定报告》。

在芯片封装顶部组装MCL很可能由CoWoS制造商（台积电及其联盟）完成。目前，台积电及其OSAT合作伙伴在CoWoS的最后一步安装均热板，而冷板则由ODM和/或EMS提供商安装到IC封装上。散热器/冷板贴装设备也需要进行改造，以适应新的均热板设计。MCL的采用可能会影响芯片的测试方式，以确保CoWoS组装后没有冷却液泄漏，并且测试设备可能需要重新配置以进行热控制，并确保不会对MCL施加过大的接触力而导致损坏。

图57：MCL及其横截面视图

来源：《微机械》，第13卷（2022），第1期，“交叉肋微通道散热器的评估与优化”，NOM

盈利预测与财务分析

我们预计2025-28财年净利润复合年增长率为70%

在2025年因美国AI GPU供应商的OSAT合作伙伴测试爬坡及产能扩张以支持AI GPU平台强劲需求，实现116%的同比营收增长后，我们预计Hon的营收在2026F将同比增长90%，因为亚洲AI OSAT供应链不仅为美国客户的AI GPU平台更新持续扩产，也为AI ASIC阵营的强劲爬坡（尤其是某顶级美国CS P）进行产能扩张。此外，Apple在芯片封装技术（如WMCM）上的迁移也增添了强劲动力。鉴于测试复杂度提升、测试时间延长这一结构性趋势，以及公司扩大工厂空间的努力，我们预计Hon的营收在2025-28F期间将实现69%的年复合增长率。

我们根据Hon的生产效率和稼动率对其设备组出货量进行建模，并注意到公司计划在未来几年将总工厂面积每年扩大50%（我们估计设备组产能每年增长40-45%）。我们在图73中总结了Hon当前的工厂及未来规划。对于设备制造商而言，由于需要工具安装、试运行和验证，设备出货与收入确认之间总是存在前置时间，Hon通常在工具出货后三到六个月确认收入。我们将两个季度的滞后期纳入盈利模型。

我们注意到，Hon的设备组销售包括一台Handler、一台ATC和一台Cold Plate，根据Hon的估算，当前设备组ASP中42%来自Handler，33%来自ATC，23%来自Cold Plate。我们认为，在由大型封装Handler或MCL Handler驱动的机械更新到来之前，Handler ASP的增长相当有限。我们认为，大部分增量ASP将由与AI/HPC客户芯片路线图同步的ATC升级支撑。因此，我们预计Hon的设备组混合ASP将从2025F的1200万新台币增长至2028F的2000万新台币。

来自MCL和CPO测试插入4（尽管可能规模较小）的初始设备组机会最早可能在2026F末开始显现，但我们尚未将MCL或光电联合测试的具体贡献纳入盈利预测，因为供应链动态仍不确定，我们需要持续监测新技术的进展和可行性。

在盈利能力方面，我们预计Hon主要产品线的毛利率状况将保持相对稳定，并认为工具升级（尤其是ATC）是公司毛利率上升的主要因素。我们当前的假设考虑了ASP的稳步提升，以主要反映随AI/HPC客户路线图进行的持续ATC升级。尽管尚未纳入我们的预测，但我们认为MCL和CPO测试插入工具可能以高于平均水平的ASP提

升Hon的毛利率。因此，我们预测2026F/27F/28F的毛利率分别为56.7%/56.9%/56.9%，而2025年为56.5%。

考虑到2025-28F期间60%的运营支出年复合增长率（我们注意到Hon预计2026E员工人数增长50%并继续扩大工厂面积），我们预计Hon将从营收的快速扩张中获得运营杠杆，运营利润率将从2025年的49.7%增长至2028F的51.1%。总体而言，我们估计该公司在2025-28F期间将实现70%的每股收益年复合增长率，并注意到若新技术（MCL或CPO测试插入）在2028F成功爬坡，可能带来显著的盈利上调。

我们预计Hon的现金转换周期将保持稳定，并预测Hon在2026F/27F/28F的资本支出将分别增加至15亿新台币/24亿新台币/37亿新台币，而2023-25年期间年均支出为2.1亿新台币，原因是其扩大工厂面积的意图。尽管如此，我们认为Hon在未来几年将保持约70%的盈利派息率。

图58：Hon的营收趋势 来源：公司数据，NOM预测

图59：Hon的净利润及同比增长 来源：公司数据，NOM预测

图60：Hon – 损益表 来源：公司数据，NOM预测

图61：Hon按业务板块划分的营收构成 来源：公司数据，NOM预测

图62：NOM预测 vs 彭博一致预期（2026-28F） 来源：彭博研究LP一致预期，NOM预测

估值方法与不确定性

我们基于2027-28F平均每股收益278新台币的40倍市盈率。我们的目标市盈率倍数处于Hon自IPO以来19-52倍历史交易区间的上沿，考虑到2026-28F期间58%的净利润年复合增长率，我们认为这一倍数并不苛刻。我们认为，AI/HPC芯片测试时间的结构性延长以及测试过程中更严格的热管理要求，将连同公司扩大产能的努力，持续推动Hon的营收和盈利扩张。尽管我们未详细计入CPO测试插入或MCL的贡献，但新技术的成功爬坡及相关测试方法的改变，可能推动2028F之后的盈利预测进一步上调。

我们选取半导体后端设备及测试接口供应商作为Hon的估值比较对象。Hon目前分别对应2027F每股收益的29倍和2028F每股收益的19倍市盈率，我们认为这相较于半导体后端测试设备制造商39倍和测试接口同行35倍的平均估值水平（均基于2027E每股收益）具有明显吸引力。

我们观点的主要节奏变化不确定性包括：1) CoWoS及后端测试产能扩张节奏变化；2) AI芯片终端客户的产品更新、平台性能升级或爬坡慢于预期；3) 测试Handler市场竞争加剧超出预期；4) 终端市场需求（尤其是AI服务器）弱于预期。

图63：Hon的共识市盈率 来源：彭博研究LP，NOM

图64：Hon的共识市净率 来源：彭博研究LP，NOM

图65：半导体测试板块估值比较 注：报价截至2026年7月22日。 来源：公司数据，彭博研究LP，NOM预测

图66：Hon的报价 vs 彭博共识每股收益修正 来源：公司数据，彭博研究LP共识预期，NOM

图67：Hon的报价 vs 月度营收 来源：公司数据，TEJ，NOM

图68：Hon的报价 vs 事件 来源：公司数据，TEJ，NOM

公司背景：公司情况更新

Hon Technology总部位于台湾台中市，成立于1999年，并于2015年重组为现在的“Hon Precision (Hon)”。Hon是一家专注于IC测试Handler及IC后端测试主动热控系统的半导体设备制造商。Hon的客户群涵盖全球主要IC设计公司、外包半导体封装测试供应商和集成器件制造商，公司还通过在中国、美国和德国的子公司以及韩国和东南亚的代理机构建立了完善的全球服务网络。

Hon的主要生产基地在台湾台中市以及中国的两个厂区。公司一直在积极寻找新的土地或厂房，以进一步扩大设备和治具/模块产能。管理层预计2026E工厂面积扩张超过25%，设备组产能增长超过40%，初步目标是此后每

年将工厂面积扩大50%。

鸿的IC测试分选机和ATC用于半导体生产的最终测试（FT）或系统级测试（SLT）阶段，适用于GPU、CPU及应用处理器（AP）。鸿的测试分选机主要为拾取-放置式分选机，通过吸嘴吸取待测器件（DUT）并将其压入测试插座。在ATC方面，鸿提供双温（高温[最高170 ° C]和常温[约25 ° C]）及三温（高温、常温和低温[低至-70 ° C]）ATC能力，基于三种冷却系统——液冷（ATC3系列）、制冷剂冷却（ATC5系列）和风冷（ATC6系列）——针对不同应用提供不同的冷却能力。

据鸿表示，2026年第一季度其设备订单中78%来自AI/HPC/ASIC，9%来自汽车，9%来自移动AP/通信，3%来自消费电子，1%来自存储/MEMS。该公司主要按套销售设备，每套可包含测试分选机、ATC系统和定制冷板。我们预计2026财年鸿76%的收入来自设备套件，其次22%来自治具和模块（主要为独立冷板销售），2%来自其他业务。

在联合创始人团队中，谢文达、张简荣利和翁德奎分别专攻机械开发、软件设计和生产管理。截至2026年4月，创始团队成员及其家族合计持有鸿51%的权益。

图69：鸿的设备产品

产品线：公司情况更新

来源：公司数据，NOM

图70：鸿按应用划分的设备订单组合 来源：公司数据，NOM ■ AI/HPC/ASIC □ 汽车 □ 移动AP/通信 □ 消费电子 ■ 存储与MEMS

图71：鸿——全球布局 来源：公司数据，NOM

图72：鸿——公司里程碑

来源：公司数据，NOM

图73：鸿——工厂地点与规划

来源：公司数据，NOM

图74：董事会

来源：公司数据，NOM 注：数据截至2026年5月。

图75：鸿的股东结构

图76：报价对比SITE与QFII持股比例 注：数据截至2026年7月22日。 来源：TEJ，NOM

附录A-1：公司情况更新

本报告由NOM国际（香港）有限公司台北分公司（NITB）编制。NOM集团实体详情请参见免责声明。